VIVADO中MIG应用仿真(一)

news/2024/11/17 11:00:53/

本章节主要调用官方的MIG控制器,并使用官方的MIG控制器进行仿真,开发环境vivado2020.1

鉴于很多童鞋无法仿真自己新建的DDR工程,即使使用modelsim仿真也仿真失败,本例程着重于在vivado中,对自己新建的带DDR3的工程进行仿真。

新建DDR3工程,ddr3_tb工程

调用MIG控制器

点击IP Catalog打开ip搜索栏

搜索栏输入mig,双击mig控制器,开始设置mig控制器

点击NEXT

点击NEXT

点击NEXT

选择DDR3,点击NEXT

开发板上的型号"MT41J256m16xx-125", Data Width数据宽度选择32位,其它的按照截图中设置,点击NEXT

选择ddr3的外部时钟为200M,点击NEXT

设置输入时钟的输入方式,点击NEXT

选择默认配置,点击NEXT

选择第二项,需要设置ddr3管脚,点击NEXT

点击Read XDC/UCF,导入黑金提供的ucf文件

点击OK,导入ucf文件

再点击"validate" 按验证一下,通过后点击 Next

选择默认配置,点击NEXT

ddr3配置参数,如下图所示,点击NEXT

选择 Accept, 点击 Next

点击 Next

点击 Generate 按钮生成 MIG 控制器

点击 Generate 按钮生成 MIG 相关的设计文件

调用的mig控制器

右击mig控制器,选择Generate Output Products

点击 Generate

右击mig控制器选择Open IP Example Design,导出官方mig仿真文件

选择官方仿真文件存放位置,点击OK

点击OK后,会自动打开官方的mig仿真工程mig_7series_0_ex

官方提供的mig仿真文件(后续如果自己建工程需要仿真ddr工程,可以使用这部分官方配置仿真,不使用modelsim进行仿真)

点击Run Simulation-->Run Behavioral Simulation进行仿真

正在打开仿真环境

仿真界面如下图所示,点击Background缩小运行界面

可以看到官方工程运行到107us左右init_calib_complete信号拉高,ddr3初始化成功

本章节主要是调用mig控制器,以及使用官方提供的仿真文件进行仿真,如果我们自己做的工程中使用了DDR3,可以使用官方提供的仿真文件对自己工程进行仿真,后续博客将告诉你如何对带有ddr3的工程进行仿真。

转载:

https://blog.csdn.net/taowei1314520/article/details/128741970?spm=1001.2014.3001.5501


http://www.ppmy.cn/news/560866.html

相关文章

DDR3(MIG核配置官方demoFPGA代码实现及仿真)

由于直接对 DDR3 进行控制很复杂,因此一般使用 MIG IP 来实现,同时为了更简单地使用 MIG IP,我们采用 AXI4 总线协议进行控制。下面首先介绍 MIG IP 的配置,然后看看官方 demo (里面包含一个仿真要用到的 DDR3 模型&am…

vivado生成mig_Vivado 2015.1 MIG生成DDR4控制器例化问题求助!(急)

回复 1# 固执的寻觅 那是因为DDR中RAM需要的bmm elf文件没有吃进去,你可以参考example_top implement之后的impl_1目录下的脚本example_top.tcl.例如: add_files -quiet /vivado_prj/ddr3_0_example.srcs/sources_1/ip/ddr3_0/ddr3_0.dcp set_property netlist_only true [ge…

【DDR3 控制器设计】(1)MIG IP 核的详解与配置

写在前面 本系列为 DDR3 控制器设计总结,此系列包含 DDR3 控制器相关设计:认识 MIG、初始化、读写操作、FIFO 接口等。通过此系列的学习可以加深对 DDR3 读写时序的理解以及 FIFO 接口设计等,附上汇总博客直达链接。 【DDR3 控制器设计】系列博客汇总篇(附直达链接) 目录 …

XIlinx MIG 控制DDR3 SO-DIMM内存条(三):MIG IP核仿真与调试过程

之前写这个系列的时候忘记上传了,刚好五一补一下。 文章目录 1 MIG IP核的接口1.1 AXI4 slave 接口1.2 Upsizing1.3 User Interface1.3.1 Command Path1.3.2 Write Path1.3.3 Read Path 1.4 Native interface1.5 Physical Layer Interface 2 仿真2.1 模块结构2.2 mi…

Modelsim实现对Vivado中的MIG ddr3的仿真

原文地址:https://www.cnblogs.com/sepeng/p/6525366.html Vivado中的MIG已经集成了modelsim仿真环境,是不是所有IP 都有这个福利呢,不知道哦,没空去验证。 第一步:使用vivado中的MIG IP生成一堆东西 ,这个…

FPGA_MIG驱动DDR3

FPGA_MIG驱动DDR3 说明: FPGA: zynq(7z100)。 DDR3:MT41K256M16TW-107:内存大小为512MB,数据接口为16bit。。 环境:Vivado2018.2。 IP核:Memory Interface Generator(MIG 7 Series)。 参考手册:ug586(7 Ser…

DDR原理及MIG IP核使用记录

DDR原理及MIG IP核使用记录 资料参考 一、DDRDDR SDRAM介绍DDR存储机制 二、MIG ip核1、DDR的ddr_ck与用户的ui_clk2、给MIG ip核的输入时钟与参考时钟 3、ip核使用步骤记录 资料参考 1、Xilinx FPGA平台DDR3设计保姆式教程(汇总篇)——看这一篇就够了这…

DDR3 MIG IP核仿真与学习

MIG IP核介绍 在Xilinx系列的FPGA中,为了方便用户对DDR进行读写,官方提供了用于访问DDR的IP核MIG,全称为Memory Interface Generator,具体可参考赛灵思官方文档参考手册:ug586(7 Series Devices Memory Interface Sol…