Modelsim实现对Vivado中的MIG ddr3的仿真

news/2024/11/17 12:47:29/

        原文地址:https://www.cnblogs.com/sepeng/p/6525366.html

        Vivado中的MIG已经集成了modelsim仿真环境,是不是所有IP 都有这个福利呢,不知道哦,没空去验证。

  第一步:使用vivado中的MIG IP生成一堆东西 ,这个过程自己百度。或者是ug586有step by step 的,so easy。 生成之后是这样子的

                     

 

   第二步:在modelsim中增加xilinx库

          编译库  tool--> compile simulation libraries

             

            选择modelsim,我只会verilog所以只选择了这个。 comiled library location 选择一个地方保存下来。simula executable path 自动找到了modelsim的地方 ,因为我是64bit系统,所以就win64. 点击compile。

    增加库:在你选择的那个文件夹下有一个modelsim.ini文件,选择

                       

                  这一段要放到modelsim安装文件夹下的modelsim.ini文件下(它默认只是可读文件哦)。不要放的太后面了。

  第三步: 改变工作目录

    打开modelsim,你会发现因为你加的这一段,libaray是有变化的。在modelsim中选择 file --> change directory。找到vivado建立的工程里面imports文件夹

好了,工作从原理上来说已经做完了。因为vivado的本意是让我们能能仿真一下这个example的,然后在modelsim中执行do sim.do 就可以了

               

     实际上当然是不可以的,还差一点点。

   第四步:修改sim.do的文件路径

    先看看vivado给的原始路径   

                

      更改第94行

  

修改成:

     改成绝对路径吧,就是找到你的vivado安装目录下的这个glbl.v文件,然后指定。

      OK ,一切完毕,现在就是就是最爽的一步

      第五步:在modelsim的Transcript下执行 do  sim.do 。 然后你就可以边喝茶边看着信息自己跳了

最后modelsim弹出一个框框,问finish不? 如果你选择  是, 那我只能给一个鄙视的眼神了。


http://www.ppmy.cn/news/560861.html

相关文章

FPGA_MIG驱动DDR3

FPGA_MIG驱动DDR3 说明: FPGA: zynq(7z100)。 DDR3:MT41K256M16TW-107:内存大小为512MB,数据接口为16bit。。 环境:Vivado2018.2。 IP核:Memory Interface Generator(MIG 7 Series)。 参考手册:ug586(7 Ser…

DDR原理及MIG IP核使用记录

DDR原理及MIG IP核使用记录 资料参考 一、DDRDDR SDRAM介绍DDR存储机制 二、MIG ip核1、DDR的ddr_ck与用户的ui_clk2、给MIG ip核的输入时钟与参考时钟 3、ip核使用步骤记录 资料参考 1、Xilinx FPGA平台DDR3设计保姆式教程(汇总篇)——看这一篇就够了这…

DDR3 MIG IP核仿真与学习

MIG IP核介绍 在Xilinx系列的FPGA中,为了方便用户对DDR进行读写,官方提供了用于访问DDR的IP核MIG,全称为Memory Interface Generator,具体可参考赛灵思官方文档参考手册:ug586(7 Series Devices Memory Interface Sol…

vivado生成mig_Xilinx-在Zynq上用MIG扩展内存(2)-Vivado篇

硬件平台:ZC706开发板 软件工具:Vivado 2013.2 Step 1: 创建工程 启动Vivado 2013.2,创建一个新的工程zc706_mig。选中Create project subdirectory。 选择RTL Project 一路Next,在Default Part页面选择ZC706开发板。 Step 2: 配置Zynq 在左面的Flow Navigator窗口,单击Cre…

DDR3 控制器 MIG IP 详解完整版 (VIVADOVerilog)

文章目录 前言一、DDR 控制器 IP 创建流程1、搜索查找 DDR 控制器 IP。2、MIG IP 的配置。 二、DDR 控制器 AXI 接口协议简介1.IP例化模板2.IP例化接口(1) 写地址通道信号(2) 写数据通道信号(3) 写响应通道…

读故事学BEC英语单词(一)

故事 In a bustling city, there lived a determined young entrepreneur named Emily. She had always been passionate about creating innovative solutions to everyday problems. One day, she came up with an ingenious idea for a new app that would revolutionize t…

XIlinx MIG 控制DDR3 SO-DIMM内存条(二):MIG IP核学习

目录 1 简介2 IP核自定义2.1 设置IP核参数2.1.1 Pin Compatible FPGAs2.1.2 Memory Selection2.1.3 Controller Options2.1.4 AXI Parameter2.1.5 Memory Options2.1.6 FPGA Options2.1.7 Extended FPGA Options2.1.8 IO Planning Options2.1.9 Pin Selection2.1.10 System Sig…

【Nvidia】nvidia 高级特性MIG详细介绍(三)

博主未授权任何人或组织机构转载博主任何原创文章,感谢各位对原创的支持! 博主链接 本人就职于国际知名终端厂商,负责modem芯片研发。 在5G早期负责终端数据业务层、核心网相关的开发工作,目前牵头6G算力网络技术标准研究。 博客…