冯.诺伊曼型计算机的特点是：存储程序
单总线并不是只有一根信号线。系统总线按传送信息的不同又可以细分为：地址总线、数据总线和控制总线。
完整的计算机系统应包括配套的硬件设备和软件系统。
是用高级语言编写的程序称为源程序
总线结构是小、微型计算机硬件连接的典型结构。
计算机的主要性能指标
- 机器字长
机器字长是指参与运算的数的基本位数，它是由加法器、寄存器的位数决定的。机器字长一般等于内部寄存器的大小。
- 数据通路宽度
数据总线一次所能并行传送信息的位数，称为数据通路宽度。它能影响到信息的传送能力，从而影响计算机的有效处理速度。
- 主存容量
一个主存器所能存储的全部信息称为主存容量。主存容量的表示方法有两种：
- 字节数。这类计算机称为字节编址的计算机。每1024个字节称为1K字节（2的十次方=1k），每1024K字节称为1M字节（2的二十次方=1M），每1024M字节称为1G字节（2的三十次方=1G）
- 字数*字长。这类计算机称为字编址的计算机。
- 运算速度
吞吐量：系统在单位时间内处理请求的数量。
响应时间：系统对请求作出响应的时间。
CPU时钟周期：CPU中最小的时间单位，每个时钟周期完成一次微操作。
主频：又叫时钟频率，与CPU时钟周期互为倒数。
CPI：执行一条指令所需要的时钟周期数。
IPC：CPU的每个时钟周期内所执行的指令数。
MIPS：表示每秒执行多少百万条指令。
MFLOPS：表示每秒执行多少百万次浮点运算
系统总线中地址线的作用是：用于指定主存单元和I/O设备接口的地址。
只有当程序执行时，才会将源程序翻译成机器语言，而且一次只能读取、翻译并执行程序中的一行语句，此程序称为解释语言。
第一章最后一个题
第二章的机器数的定点表示与浮点表示的习题3、4
Unicode分为编码方式和实现方式两个层次
能够发现错误或能够自动纠正错误的数据编码叫做数据校验码
差错控制是以增加冗余信息为代价的。
码距是两个合法码字之间不同的比特数。
比如1100与1010的码距为2；
1111与0000的码距为4。
一个编码系统的码距就是整个编码系统中任意两个合法码字之间的最小码距。
一个编码系统有四种合法码字分别为：0000，0011，1100，1111，此编码系统中 0000 与 1111 的码距为 4；0000 与 0011 的码距为 2，是此编码系统的最小码距。因此该编码系统的码距为 2。
增加编码的冗余位可以增大码距：位数的增加使可以表示的状态增加，就能将合法的码字分散到不同的状态。
一地址指令中另一个操作数存放在累加器。
零地址指令的操作数存放在堆栈
二地址指令中下一条指令的地址存放在PC/程序计数器
寻址范围计算
设某机主存容量为 220 个字节，机器字长 32 位。若寻址单位为字节（按字节编址），其地址码应为( 20 )位；若寻址单位为字（按字编址），其地址码只需( 18 )位。
第三章PPT 45 页
某个主存单元，按照字编址编址时，需要的地址码位数最少
在统一编址方式下，一个具体地址只对应I/O设备或对应的内存单元
在独立编址方式下，一个具体地址即可对应输入输出设备又可对应内存单元
在独立编址方式下，存储单元和I/O设备是靠不同的指令或不同的控制信号来区分的
在统一编码的方式下，存储单元和I/O设备是靠不同的地址代码来区分的
主存储器和cpu之间增加Cache的目的是解决CPU和主存之间的速度匹配问题
对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储系结构，即Cache、主存、辅存
Cache和主存构成了Cache存储系统，全由硬件实现
虚拟存储计数主要解决存储器的容量问题
第五章练习题
专用寄存器
专用寄存器是专门用来完成某一段特殊功能的寄存器。CPU中至少要有5个专用的寄存器，他们是：程序计数器（PC）、指令寄存器(IR)\存储器地址寄存器（MAR）、存储器数据寄存器（MDR）、状态标志寄存器（PSWR）
运算器的主要功能有：
- 执行所有的算数运算
- 执行所有的逻辑运算，并进行逻辑测试
控制器的基本组成：
- 指令部件
- 时序部件
- 微操作信号发生器
- 中断控制逻辑
- 指令部件的主要任务是取指令并分析指令。指令包括：
- 程序计数器（PC）
- 指令寄存器（IR）
- 指令译码器（ID）又叫操作码译码器。只有将指令的操作码译码之后才能识别出这是一条什么样的指令，才能控制微操作信号发生器执行相应的微操作。
- 地址形成部件
地址形成部件根据指令的不同寻址方式，形成操作数的有效地址。在微、小型机中，一般不设专门的地址形成部件，而利用运算器来进行有效的计算。
- 时序部件
时序部件用来产生时序信号，以保证机器的各功能部件有节奏地进行数据传送、加工及存储。时序部件包括：1）时钟2）节拍信号发生器
- 微操作信号发生器
一条指令的取出和执行可以分解成很多最基本的操作，这种最基本的不可再分割的操作称为微操作
微操作信号发生器也称为控制单元（CU）。不同的机器指令具有不同的微操作指令。
- 中断控制逻辑——用来控制中断处理的硬件逻辑。
控制器的核心是微操作信号发生器。
微操作控制信号由译码信号、时序信号和各部件的状态反馈信号综合形成。
微操作序列：控制器在实现一条指令的功能时，总要把它分解成一系列时间上先后有序的最基本最简单的微操作
微程序控制技术的实质是将程序设计技术和存储技术相结合，即用程序设计的思想方法来组织操作控制逻辑
中断全过程分为5个阶段：中断请求、中断判优、中断响应、中断处理、中断返回。
中断全过程是指从中断源发出中断请求开始，CPU响应这个请求，现行程序被中断，转至中断服务程序，直到中断服务程序执行完毕，CPU再返回原来的程序继续执行的整个过程。
中央处理器（CPU）
中央处理器=运算器+控制器
主机
主机=中央处理器+主存储器
外部设备
除去主机以外的硬件装置（如输入设备、输出设备、辅助存储器等）
三级存储系统：Cache-主存储器-辅助存储器
运算器是对数据进行运算和处理的部件，经常进行的运算是算数运算和逻辑运算，因此运算器又称为算数逻辑运算部件（ALU）
运算器的核心是加法器
运算器中有若干个通用寄存器用来暂存操作数和运算结果
计算机的存储系统是指cache、主存储器、辅助存储器
计算机的存储单元中存储的内容是数据或指令
微型计算机的运算器、控制器及内存的总称是主机
连接方式
小微型机-》总线结构
系统总线按传送信息的不同又可细分为：地址总线、数据总线和控制总线
系列机的软件兼容分为向上兼容、向下兼容、向前兼容和向后兼容。
完整的计算机系统应包括配套的硬件设备和软件系统
使用高级语言编写的程序称为源程序
在微型计算机中，bit的中文含义是二进制位
总线结构是小、微型计算机硬件连接的典型结构。
计算机的主要性能指标
机器字长、数据通路宽度、主存容量、运算速度
运算速度：吞吐量、响应时间、CPU时钟周期、主频、CPI、IPC、CPU执行时间
吞吐量：系统在单位时间内处理请求的数量
响应时间：系统对请求做出响应的时间
CPU时钟周期：CPU的最小的时间单元，每个时钟周期完成一次微操作
主频：又叫做时钟频率，与CPU时钟周期互为倒数。
CPI：执行一条指令所需要的时钟周期数
IPC：CPU的每个时钟周期内所执行的指令数
系统总线中地址总线的作用：用于指定主存单元和I/O设备接口的地址。
只有当程序执行时，才会将源程序翻译成机器语言，而且一次只能读取、翻译并执行程序中的一行语句，此程序称为解释程序
原码表示法优点：
直观易懂
机器数和真值间相互转换很容易
用原码实现乘、除运算的规则很简单
原码表示法的缺点：
实现加、减运算的规则较复杂
数据校验码：能够发现错误或能够自动纠正错误的数据编码叫做数据校验码
差错控制是以增加冗余信息为代价的
码距是两个合法码字之间不同的比特数
一个编码系统的码距就是整个编码系统中任意两个合法码字之间的最小码距
增加编码的冗余位可以增大码距：位数的增加使可以表示的状态增加，就能将合法的码字分散到不同的状态。
奇校验——整个校验码（有效信息位和校验位）中“1”的个数为奇数
偶校验——整个校验码中“1”的个数为偶数
指令和指令系统是计算机中最基本的概念。一台计算机的所有指令的集合构成该机的指令系统，也称指令集。指令系统是计算机的主要属性，位于硬件和软件的交界面上。
地址码结构
指令操作码的编码可以分为规整型和非规整型两类：
规整型（定长编码）
非规整型（变长编码）
一地址指令中另一个操作数存放在累加器
零地址指令的操作数存放在堆栈
二地址指令中下一条指令的地址存放在PC/程序计数器
寻址指的是寻找操作数的地址或下一条将要执行的指令地址。
寻址技术包括编址方式和寻址方式
在计算机中需要编址的设备主要有CPU中的通用寄存器、主存储器和输入输出设备
编址单位：字编址（编址单位=访问单位）、字节编址（编址单位《访问单位）、位编址
寻址可以分为指令寻址和数据寻址两种
寻找下一条将要执行的指令地址称为指令寻址
指令寻址比较简单，主要分为顺序寻址和跳跃寻址
寻找操作数的地址称为数据寻址。
数据寻址是指根据指令中给出的地址码（称为形式地址）寻找操作数的真实地址的方式。从形式地址生成真实地址（也叫有效地址）的各种方式称为寻址方式
指令系统中采用不同的寻址方式的目的主要是缩短指令长度、扩大寻址空间，提高编程灵活性
数据传送类指令主要用于实现寄存器与寄存器、寄存器与主存单元之间以及两个主存单元之间的数据传送。
数据传送类指令又可细分为：一般传送指令 、堆栈传送指令、数据交换指令
转移指令又分为无条件指令和条件转移指令
返回地址的方法主要有：用子程序的第一个字单元存放返回地址
用寄存器存放返回地址
用堆栈保存返回地址，是应用最为广泛的方法
通常的I/O指令方式：独立编址方式、统一编制方式
以下编址方式中设有专用的I/O指令的是独立编址
RISC是精简指令系统计算机
CISC是复杂指令系统计算机
CISC计算机的CPU设计比较复杂，程序设计比较简单
RISC计算机的CPU设计比较简单，程序设计比较复杂
CPU的组成：CPU由控制器和运算器两大部分组成。（10分）
专用寄存器：
程序计数器（PC）：程序计数器又称为指令计数器，用来存放正在执行的的指令地址或者接着要执行的下一条指令地址。（6分）
指令寄存器（IR）：用来存放从寄存器中取出来的指令。当指令从主存取出存于指令寄存器之后，在执行指令的过程中，指令寄存器的内容不允许发生变化，以保证实现指令的全部功能。（6分）
存储器数据寄存器（MDR）：用来暂时存放由主存储器读出的一条指令或者一个数据字；反之，当向主存写入一条指令或者一个数据字，也暂时将它们存放在存储器数据寄存器中。（6分）
存储器地址寄存器（MAR）：用来保存当前cpu所访问的主存单元的地址。由于主存和cpu之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到主存的读写操作完成为止。（6分）
程序状态字寄存器（PSWR）：程序状态字寄存器又称为状态标志寄存器，用来存放程序状态字。程序状态字的各位表征程序和机器运行的状态，是参与控制程序执行的重要依据之一。（6分）
2.（30分）（意思相近即可）
程序：机器指令的有限序列，通过执行程序完成一定的数据处理。（5分）
微程序：将指令分成若干微指令执行，这个微指令的序列叫做微程序。（5分）
指令：由二进制编码组成，告诉计算机要完成的操作的类型以及操作对象在哪。（5分）
微指令：由指令拆分而成，一条微指令又由若干个微命令组成。（5分）
微操作：微命令作用在硬件上的一个动作，是最基本的不可再分解的计算机操作。（5分）
微命令：由微指令产生，是微操作的控制信号。（5分）
3.取指公操作的五个步骤：（30分）
[1] 将程序计数器（PC）中的内容送至存储器地址寄存器（MAR），并送地址总线（AB），记作：（PC）->MAR（6分）
[2] 由控制单元（CU）经控制总线（CB）向主存发读命令，记作：Read（6分）
[3] 从主存中取出的指令通过数据总线（DB）送到存储器数据寄存器（MDR），记作：M(MAR)->MDR（6分）
[4] 将MDR的内容送至指令寄存器（IR）中，记作：(MDR)->IR（6分）
[5] 将PC的内容递增，为取下一条指令做好准备，记作：(PC)+1->PC（6分）
响应中断的条件：1）CPU 接收到中断请求信号；2）CPU 允许中断；3）一条指令执行完毕。
中断隐指令操作：1）保护断点；2）关中断；3）引出中断服务程序；
- 简述中断处理过程包含哪些步骤。（20分）
中断请求，中断判优，中断响应，中断处理，中断返回（出题老师给的答案是中断全过程的5个步骤，只按中断处理过程作答的也算对，即：准备部分:依次为保护现场、判断中断源、开中断指令
处理部分:执行中断服务程序
结尾部分:依次为关中断指今、恢复现场、开中断指令）
- 对于冯·诺依曼结构的计算机而言，数据流是根据指令流而形成的，也就是说数据流是由指令流来驱动的。
通用寄存器、专用寄存器
专用寄存器：程序计数器（PC）、指令寄存器（IR）、存储器地址寄存器（MAR）存储器数据寄存器（MDR）、状态标志寄存器（PSWR）
控制器的基本组成：指令部件、时序部件、微操作信号发生器、中断逻辑控制
指令部件包括：程序计数器、指令寄存器、指令译码器、地址形成部件
时序部件包括：时钟、节拍信号发生器
控制器的核心是微操作信号发生器
微操作信号是由译码信号、时序信号和各部件的状态反馈信号综合形成
CPU的控制方式：同步控制方式、异步控制方式、联合控制方式
一条指令的运行过程可以分为3个阶段：取指令阶段、分析取数阶段和执行阶段
- 微程序控制技术的实质是将程序设计技术和存储技术相结合，即用程序设计的思想方法来组织操作控制逻辑。
- 将微操作控制信号按一定规则进行编码（代码化），形成微指令，再把这些微指令按时间先后排列起来构成微程序，存放在一个只读的控制存储器中。
- 每一条机器指令对应一个微程序。
一条微指令通常分为两大部分：操作控制字段、顺序控制字段
微程序控制器的基本组成：微地址形成部件、微地址寄存器、控制存储器、微指令寄存器
-
- 微程序控制器的控制单元主要由以下部件组成：
⑴微地址形成部件：用来产生初始微地址和后继微地址；
⑵微地址寄存器（mMAR）：接受微地址形成部件送来的微地址，为在 CM 中读取微指令做准备；
⑶控制存储器（CM）：用来存放微程序；
⑷微指令寄存器（mIR）：用来存放从 CM 中取出的微指令。
由机器指令的操作码转换成初始微地址主要有 3 种转换方式：一级功能转换、二级功能转换、通过PLA电路实现功能转换
4种输入输出控制方式：程序查询方式、程序中断方式、DMA方式、通道方式
中断请求信号的传送：独立请求线、公共请求线、二维结构
中断全过程：中断请求、中断判优、中断响应、中断处理、中断返回
