一、前言
实际设计带隙基准电路中，存在非理想的因素，导致它不能精准输出电压。本文简要介绍带隙基准客观存在的非理想因素，并介绍减小非理想因素的解决方法。
二、Io和Ic的温度特性
实际的双极型器件中的 Io 是一个与温度有关的工艺参数。
公式1：
其中r是一个与工艺有关的工艺参数，而K1与温度无关。
实际带隙基准源中流进双极型晶体管集电极的电流Ic同样受到温度的影响。可以将它表示为：
公式2：
其中K2与温度无关。
VEB（on)是双极型晶体管的基极-发射极结电压，具有线性负温度特性。但是考虑到Io和Ic的温度特性后， VEB(on)的温度特性不再是线性。结合上述公式1、2得：
公式3：
而理想的VEB(on)
因此，实际的带隙基准源只能在某一个温度下具有零温度系数，而在其他温度下的温度系数下具有零温度系数。
因为存在上述的非理想特性，带隙基准常常会在一定范围内衡量它的温度稳定性，常用的定义方法是（单位：ppm/℃）：
公式4：
解决办法：
由于Io和Ic的温度效应，带隙基准只能在一个温度To下达到零温度系数，而当温度偏离To时，温度系数不在为0，而且偏离程度越大，温度系数越高，这种效应被称为带隙基准源的曲率效应
为了减缓曲率效应的影响，可以采用曲率补偿。
如下图所示，它通过一定的电路技术补偿Io和Ic的温度效应，使得VEB（on）随温度变化近似成一条直线，从而大大减小带隙基准源的有效温度系数。
二、运放失调电压
运放的失调电压是由电路内部的非对称性引起的,表现为当运放的输人电压为 0 时,运放的输出电压不等于0,一般将输人失调电压等效为与运放输人端串联的一个电压源Vos，如下图所示。
如图所示电路可得该带隙基准源两个支路的电流为：
公式5：
该带隙基准的输出电压为：
公式6：
可以看到,带隙基准源的输出电压中包含了一个随机失调成分,它的幅度是运放输人失调电压的(R2/R1+1)倍,这会使得带隙基准源在零温度系数温度To处的输出电压会发生随机性变化,影响带隙基准源的输出电压,并且使得带隙基准源的校准非常困难。更严重的是,运放的输入失调电压存在温漂,因此会改变带隙基准源的温度特性。
为了降低运放失调电压对带隙基准源的影响,一种办法是尽可能降低运放的失调电压(如采用具有良好对称性的电路结构和版图、采用大尺寸晶体管、采用失调消除技术或采用双极型工艺实现的低失调运放等)。
另一种办法是尽可能降低失调的放大倍数(R2/R1+1)。
三、其它的非理想因素
除了以上提到的两种非理想效应外,带隙基准源还会受到以下非理想因素的影响: (1)电阻之间的不匹配和电阻的温度系数; (2)MOS 晶体管的沟道长度调制效应和双极型晶体管的Early效应; (3)两条支路上晶体管的不匹配; (4)PNP双极型晶体管基极电流及其温度效应。
元器件之间的匹配问题可以通过一定的版图设计技术来改进;而沟道长度调制效应或Early效应可以通过采用大尺寸晶体管或者Cascode结构来减小它们的影响;为了降低PNP管的基极电流,可以减小带隙基准源中流过每条支路的电流或采用其他可能的高电流增益(β)双极型晶体管(如三阱工艺下的NPN管等)。
