系列文章目录

1.元件基础
2.电路设计
3.PCB设计
4.元件焊接
5.板子调试
6.程序设计
7.算法学习
8.编写exe
9.检测标准
10.项目举例
11.职业规划

---

前言

---

送给大学毕业后找不到奋斗方向的你（每周不定时更新）

【牛客网】构建从学习到职业的良性生态圈
中国计算机技术职业资格网
上海市工程系列计算机专业中级专业技术职务任职资格评审

---

一、个人总结

以下是个人看法：
COMS技术，COMS工艺说白了就是低功耗，比之前用双极型晶体管（NPN,PNP）设计出的芯片功耗更低了,(COMS是PMOS和NMOS的结合),所以一些芯片就会加上：基于COMS技术的。。。

逆向常用555定时器芯片（CMOS工艺）

以下是具体阐述：

二、COMS与TTL

原文链接

自1958年美国德克萨斯仪器公司(TI)发明集成电路（IC）后，随着硅平面技术的发展，二十世纪六十年代先后发明了双极型和MOS型两种重要的集成电路，它标志着由电子管和晶体管制造电子整机的时代发生了量和质的飞跃。

CMOS是:金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。由 MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为 CMOS-IC（ Complementary MOS Integrated Circuit）。
　　
　　目前数字集成电路按导电类型可分为双极型集成电路（主要为TTL）和单极型集成电路（CMOS、NMOS、PMOS等）。CMOS电路的单门静态功耗在毫微瓦（nw）数量级。
　　
　　CMOS发展比TTL晚，但是以其较高的优越性在很多场合逐渐取代了TTL。
　　以下比较两者性能，大家就知道其原因了。
　　1.CMOS是场效应管构成，TTL为双极晶体管构成
　　2.CMOS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作
　　3.CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差
　　4.CMOS功耗很小，TTL功耗较大（1～5mA/门）
　　5.CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。
　　
　　集成电路中详细信息：
　　1,TTL电平：
　　输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
　　2，CMOS电平：
　　1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。
　　3，电平转换电路：
　　因为TTL和CMOS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。哈哈
　　4，驱动门电路
　　OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外接上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。
　　5，TTL和CMOS电路比较：
　　1）TTL电路是电流控制器件，而CMOS电路是电压控制器件。
　　2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
　　CMOS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。
　　CMOS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
　　3）CMOS电路的锁定效应：
　　CMOS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，CMOS的内部电流能达到40mA以上，很容易烧毁芯片。
　　防御措施：
　　1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。
　　2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。
　　3）在VDD和外电源之间加线流电阻，即使有大的电流也不让它进去。
　　4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启CMOS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭CMOS电路的电源。
　　6，CMOS电路的使用注意事项
　　1）CMOS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。
　　2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的
　　电流限制在1mA之内。
　　3）当接长信号传输线时，在CMOS电路端接匹配电阻。
　　4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。
　　5）CMOS的输入电流超过1mA，就有可能烧坏CMOS。
　　7，TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：
　　1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。
　　2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。CMOS门电路就不用考虑这些了。
　　8，TTL和CMOS电路的输出处理
　　TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。OC门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那是因为当三机管截止的时候，它的基极电流约等于0，但是并不是真正的为0，经过三极管的集电极的电流也就不是真正的0，而是约0。而这个就是漏电流。开漏输出：OC门的输出就是开漏输出；OD门的输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。
　　9，什么叫做图腾柱，它与开漏电路有什么区别？
　　TTL集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做OC门。因为TTL就是一个三级关，图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。一般图腾式输出，高电平400UA，低电平8MA.

三、发展历史

1963年，仙童半导体（Fairchild Semiconductor）的Frank Wanlass发明了CMOS电路。到了1968年，美国无线电公司（RCA）一个由亚伯·梅德温（Albert Medwin）领导的研究团队成功研发出第一个CMOS集成电路（Integrated Circuit）。早期的CMOS元件虽然功率消耗比常见的晶体管-晶体管逻辑电路（Transistor-to-Transistor Logic, TTL）要来得低，但是因为操作速度较慢的缘故，所以大多数应用CMOS的场合都和降低功耗、延长电池使用时间有关，例如电子表。不过经过长期的研究与改良，今日的CMOS元件无论在使用的面积、操作的速度、耗损的功率，以及制造的成本上都比另外一种主流的半导体制程BJT（Bipolar Junction Transistor，双载子晶体管）要有优势，很多在BJT无法实现或是实作成本太高的设计，利用CMOS皆可顺利的完成。

早期分离式CMOS逻辑元件只有“4000系列”一种（RCA 'COS/MOS’制程），到了后来的“7400系列”时，很多逻辑芯片已经可以利用CMOS、NMOS，甚至是BiCMOS（双载子互补式金氧半）制程实现。
　　
　　早期的CMOS元件和主要的竞争对手BJT相比，很容易受到静电放电（ElectroStatic Discharge, ESD）的破坏。而新一代的CMOS芯片多半在输出入接脚（I/O pin）和电源及接地端具备ESD保护电路，以避免内部电路元件的闸极或是元件中的PN接面（PN-Junction）被ESD引起的大量电流烧毁。不过大多数芯片制造商仍然会特别警告使用者尽量使用防静电的措施来避免超过ESD保护电路能处理的能量破坏半导体元件，例如安装内存模组到个人电脑上时，通常会建议使用者配戴防静电手环之类的设备。
　　
　　此外，早期的CMOS逻辑元件（如4000系列）的操作范围可由3伏特至18伏特的直流电压，所以CMOS元件的闸极使用铝做为材料。而多年来大多数使用CMOS制造的逻辑芯片也多半在TTL标准规格的5伏特底下操作，直到1990年后，有越来越多低功耗的需求与讯号规格出现，取代了虽然有着较简单的讯号接口、但是功耗与速度跟不上时代需求的TTL。此外，随着MOSFET元件的尺寸越做越小，闸极氧化层的厚度越来越薄，所能承受的闸极电压也越来越低，有些最新的CMOS制程甚至已经出现低于1伏特的操作电压。这些改变不但让CMOS芯片更进一步降低功率消耗，也让元件的性能越来越好。
　　
　　近代的CMOS闸极多半使用多晶硅制作。和金属闸极比起来，多晶硅的优点在于对温度的忍受范围较大，使得制造过程中，离子布值（ion implantation）后的退火（anneal）制程能更加成功。此外，更可以让在定义闸极区域时使用自我校准（self-align）的方式，这能让闸极的面积缩小，进一步降低杂散电容（stray capacitance）。2004年后，又有一些新的研究开始使用金属闸极，不过大部分的制程还是以多晶硅闸极为主。关于闸极结构的改良，还有很多研究集中在使用不同的闸极氧化层材料来取代二氧化硅，例如使用高介电系数介电材料（high-K dielectric），目的在于降低闸极漏电流（leakage current）。

四、MOS管种类和结构

原文链接

MOSFET管是FET的一种（另一种是JFET），可以被制造成增强型或耗尽型，P沟道或N沟道共4种类型，但实际应用的只有增强型的N沟道MOS管型号和增强型的P沟道MOS管型号，所以通常提到NMOS，或者PMOS指的就是这两种。至于为什么不使用耗尽型的MOS管，不建议刨根问底。对于这两种增强型MOS管，比较常用的是NMOS。原因是导通电阻小，且容易制造。所以开关电源和马达驱动的应用中，一般都用NMOS。下面的介绍中，也多以NMOS为主。 MOS管的三个管脚之间有寄生电容存在，这不是我们需要的，而是由于制造工艺限制产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但没有办法避免，后边再详细介绍。在MOS管原理图上可以看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动感性负载，这个二极管很重要。顺便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片内部通常是没有的。

五、MOS管集成电路

MOS集成电路特点：制造工艺比较简单、成品率较高、功耗低、组成的逻辑电路比较简单，集成度高、抗干扰能力强，特别适合于大规模集成电路。

MOS集成电路包括:NMOS管组成的NMOS电路、PMOS管组成的PMOS电路及由NMOS和PMOS两种管子组成的互补MOS电路，即CMOS电路。

PMOS门电路与NMOS电路的原理完全相同，只是电源极性相反而已。

数字电路中MOS集成电路所使用的MOS管均为增强型管子，负载常用MOS管作为有源负载，这样不仅节省了硅片面积，而且简化了工艺利于大规模集成。常用的符号如图所示。

六、CMOS集成电路的性能及特点

IC基础知识（一）CMOS器件
（1）功耗低

CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20mW，动态功耗（在1MHz工作频率时）也仅为几mW。

（2）工作电压范围宽

CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。国产CC4000系列的集成电路，可在3~18V电压下正常工作。

（3）逻辑摆幅大CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电影低电位VSS。当VDD=15V，VSS=0V时，输出逻辑摆幅近似15V。因此，CMOS集成电路的电压利用系数在各类集成电路中指标是较高的。

（4）抗干扰能力强

CMOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。随着电源电压的增加，噪声容限电压的绝对值将成比例增加。对于VDD=15V的供电电压（当VSS=0V时），电路将有7V左右的噪声容限。

（5）输入阻抗高

CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络，故比一般场效应管的输入电阻稍小，但在正常工作电压范围内，这些保护二极管均处于反向偏置状态，直流输入阻抗取决于这些二极管的泄露电流，通常情况下，等效输入阻抗高达103~1011Ω，因此CMOS集成电路几乎不消耗驱动电路的功率。

（6）温度稳定性能好

由于CMOS集成电路的功耗很低，内部发热量少，而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。一般陶瓷金属封装的电路，工作温度为-55 ~ +125℃；塑料封装的电路工作温度范围为-45 ~ +85℃。

（7）扇出能力强

扇出能力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如不考虑速度，一般可以驱动50个以上的输入端。

（8）抗辐射能力强

CMOS集成电路中的基本器件是MOS晶体管，属于多数载流子导电器件。各种射线、辐射对其导电性能的影响都有限，因而特别适用于制作航天及核实验设备。

（9）可控性好

CMOS集成电路输出波形的上升和下降时间可以控制，其输出的上升和下降时间的典型值为电路传输延迟时间的125%~140%。

（10）接口方便

因为CMOS集成电路的输入阻抗高和输出摆幅大，所以易于被其他电路所驱动，也容易驱动其他类型的电路或器件。

七、CMOS集成电路的工作原理

以CMOS集成电路中的一个最基本电路——反相器（其他复杂的CMOS集成电路大多是由反相器单元组合而成）为例，分析CMOS集成电路的工作过程。

利用一个P沟道MOS管和一个N沟道MOS管互补连接就构成了一个最基本的反相器单元电路如附图所示。图2中VDD为正电源端，VSS为负电源端。电路设计采用正逻辑方法，即逻辑“1”为高电平，逻辑“0”为低电平。

图2中，当输入电压VI为低电平“0”（VSS）时，N沟道MOS管的栅-源电压VGSN=0V（源极和衬底一起接VSS），由于是增强型管，所以管子截止，而P沟道MOS管的栅-源电压VGSN=VSS—VDD。若|VSS—VDD|>|VTP|（MOS管开启电压），则P沟道MOS管导通，所以输出电压V0为高电平“1”（VDD），实现了输入和输出的反相功能。

当输入电压VI为底电平“1”（VDD）时，VGSN=（VDD—VSS）。若（VDD—VSS）>VGSN，则N沟道MOS管导通，此时VGSN=0V，P沟道MOS管截止，所以输出电压V0为低电平“0”（VSS），与VI互为反相关系。

由上述分析可知，当输入信号为“0”或“1”的稳定状态时，电路中的两个MOS管总有一个处于截止状态，使得VDD和VSS之间无低阻抗直流通路，因此静态功耗极小。这便是CMOS集成电路最主要的特点。

八、DMOS

DMOS介绍

九、TTL型与CMOS型的反相器差异

一文看懂TTL反相器