MT7621_基础篇(1) 芯片资料了解一

项目开发需要使用MT7621，负责驱动移植，适配公司板卡。网上相关资料多为涉及openwrt的，不太符合我们裁剪要求，故记录此流程，进行深入学习研究。首先先对芯片资源做一个了解。后续计划包括uboot移植分析，kernel移植分析，rootfs构建，openwrt学习和使用，kernel驱动源码分析等。

功能框图

MT7621 SoC包括一个高性能880 MHz MIPS1004Kc CPU核心和高速USB3.0/PCIe/SDXC接口，该接口旨在通过联发科（Ralink）WiFi客户端卡实现多种高性能、高性价比的IEEE 802.11n/ac应用。MT7621还有其他版本：MT7621A：双核，MT7621AT：双核四线程。在高性能、低延迟Rbus（Ralink总线）上的MT7621 SoC中有多个主机（MIPS 1004KEc、USB、PCI Express、SDXC、FE）。此外，MT7621 SoC通过低速外围总线（Pbus）支持低速外围设备，如UART-Lite、GPIO、NFI和SPI。DDR2/DDR3控制器是Rbus上唯一的总线从机。它包括一个高级内存调度器，用于仲裁来自总线主控器的请求，从而提高内存访问密集型任务的性能。

特征

o 8-9级管道
o 32位地址路径
o 到缓存的64位数据路径
o MIPS32增强的体系结构（版本2）功能

        –标准化指令集架构
        –矢量中断和对外部中断控制器的支持
        –可编程异常向量库
        –原子中断启用/禁用
        –位字段操作说明

o MIPS16e应用程序特定扩展

        –32位指令的16位编码，以提高代码密度
        –专用PC相关指令，用于有效加载地址和常量
        –数据类型转换说明（ZEB、SEB、ZEH、SEH）
        –紧凑跳跃（JRC、JALRC）
        –堆叠帧设置和拆除“宏”指令（保存和恢复）

o MIPS MT应用程序特定扩展（ASE）

–每个CORE支持2个虚拟处理单元（VPE）
–每个VPE一个线程上下文（TC）

o 可编程一级缓存大小

        –可单独配置的指令和数据缓存
        –32KB I/O缓存
        –4路集合关联
        –最多9个非阻塞负载
        –数据缓存支持具有写分配的一致和非一致写回
        –32字节缓存线大小，双字扇区-适用于标准单端口SRAM
        –缓存线锁定支持
        –非阻塞预取
        –D缓存中的重复标记阵列允许一致性请求与正常加载/存储流量并行访问缓存

o 标准内存管理单元

        –每个VPE 32个双入口MIPS32样式JTLB，页面大小可变
        –JTLB可在软件控制下共享
        –4-5输入指令TLB
        –8项数据TLB

o OCP总线接口单元（BIU）

        –32b地址和64b数据
        –支持4x64b的突发
        –8个条目写入缓冲区-处理逐出数据、干预响应、未缓存和未缓存加速存储数据
        –简单字节启用模式允许更容易地桥接到其他总线标准
        –前端L2缓存管理扩展
        –干预端口支持用于1004K相干处理系统的内存一致性

o 乘除单位

–每个时钟一个32x32乘法的最大运算速率
–早期除法控制。分频时最小11个，最大34个时钟延迟

o 电源控制

        –无最小频率
        –支持软件控制时钟分频器
        –支持广泛使用精细时钟门控

o EJTAG调试支持

        –启动、停止和单步控制
        –通过SDBBP指令的软件断点
        –虚拟地址上的可选硬件断点；每个VPE有0、2或4条指令和0、1或2个数据断点

o SOC-it二级缓存控制器

        –7级管道。（流水线存储器阵列的可选第8级。）
        –32位地址路径，256位内部数据路径
        –8路集合关联性
        –缓存大小：256KB
        –行大小：32字节（4个双字）

内存映射

Start	End	Size	Description
0	1BFFFFFF	448M	DRAM Direct Map
1C000000	1DFFFFFF	32M	<<Reserved>>
1E000000	1E0000FF	256	SYSCTL
1E000100	1E0001FF	256	TIMER
1E000200	1E0002FF	256	INTCTL
1E000300	1E0003FF	256	Flash Controller (NOR/SRAM/SDRAM)
1E000400	1E0004FF	256	Rbus Matrix CTRL
1E000500	1E0005FF	256	MIPS CNT
1E000600	1E0006FF	256	GPIO
1E000700	1E0007FF	256	S/PDIF
1E000800	1E0008FF	256	DMA_CFG_ARB
1E000900	1E0009FF	256	I2C
1E000A00	1E000AFF	256	I2S
1E000B00	1E000BFF	256	SPI CSR
1E000C00	1E000CFF	256	UARTLITE 1
1E000D00	1E000DFF	256	UARTLITE 2
1E000E00	1E000EFF	256	UARTLITE 3
1E000F00	1E000FFF	256	ANACTL
1E001000	1E0017FF	2K	<<Reserved>>
1E001800	1E001FFF	2K	<<Reserved>>
1E002000	1E0027FF	2K	PCM (up to 16 channel)
1E002800	1E002FFF	2K	Generic DMA (up to 64 channel)
1E003000	1E0037FF	2K	NAND Controller *(actually 1K in Module)
1E003800	1E003FFF	2K	NAND_ECC Controller *(actually 3K in module)
1E004000	1E004FFF	4K	Crypto Engine
1E005000	1E005FFF	4K	MEM_CTRL (DDRII/DDRIII)
1E006000	1E006FFF	4K	EXT_MC_ARB
1E007000	1E007FFF	4K	HS DMA
1E008000	1E00FFFF	32K	<<Reserved>>
1E010000	1E0FFFFF	960K	<<Reserved>>
1E100000	1E10DFFF	56K	Frame Engine (FE SRAM: 0x1E108000~0x1E10DFFF)
1E10E000	1E10FFFF	8K	PCIe SRAM
1E110000	1E117FFF	32K	Ethernet GMAC
1E118000	1E11FFFF	32K	ROM
1E120000	1E12FFFF	64K	<<Reserved>>
1E130000	1E137FFF	32K	SDXC
1E138000	1E13FFFF	32K	<<Reserved>>
1E140000	1E17FFFF	256K	PCI Express
1E180000	1E1BFFFF	256K	<<Reserved>>
1E1C0000	1E1FFFFF	256K	USB Host (U2+U3)
1E200000	1E23FFFF	256K	<<Reserved>>
1E240000	1E24FFFF	64K	<<Reserved>>

1E250000	1E7FFFFF	5824K	<<Reserved>>
1E800000	1EBFFFFF	4M	PCIE Direct Access for iNIC
1EC00000	1FBBFFFF	16128K	<<Reserved>>
1FBC0000	1FBDFFFF	128	CM_GIC
1FBE0000	1FBEFFFF	64K	<<Reserved>>
1FBF0000	1FBF7FFF	32K	CM_CPC
1FBF8000	1FBFFFFF	32K	CM_GCR
1FC00000	1FFFFFFF	4M	ROM/SPI FLASH Direct Access
20000000	23FFFFFF	64M	DRAM Re-Map
24000000	5FFFFFFF	960M	<<Reserved>>
60000000	6FFFFFFF	256M	PCIE Direct Access
70000000	7FFFFFFF	256M	<<Reserved>>

中断

系统控制

        提供只读芯片修订寄存器
        提供访问引导信号的窗口
        支持内存重新映射配置
        支持软件重置到每个平台构建块
        提供寄存器以确定GPIO和其他外围引脚复用方案
        为软件编程人员提供一些通电复位测试寄存器
        组合各种寄存器（如时钟偏移控制、状态寄存器、备忘录寄存器等）

寄存器

Address	Name	Widt h	Register Function
1E000000	CHIPID0_3	32	CHIP ID ASCII Character 0-3
1E000004	CHIPID4_7	32	CHIP ID ASCII Character 4-7
1E00000C	CHIP_REV_ID	32	Chip Revision Identification
1E000010	SYSCFG	32	System Configuration Register
1E000014	SYSCFG1	32	System Configuration Register 1
1E000018	TESTSTAT	32	Firmware Test Status
1E00001C	TESTSTAT2	32	Firmware Test Status 2
1E000020	BOOT_SRAM_BA SE	32	Boot from SRAM base Address
1E000024	BOOT_RELEASE	32	Release CPU's reset to let CPU boot in boot from SRAM mode
1E00002C	CLKCFG0	32	Clock Configuration Register 0
1E000030	CLKCFG1	32	Clock Configuration Register 1
1E000034	RSTCTL	32	Reset Control Register
1E000038	RSTSTAT	32	Reset Status Register
1E00003C	MISR_GOLDEN	32	ROM BIST MISR Golden Value
1E000040	MISR_RESULT	32	ROM BIST MISR Result Value
1E000044	CUR_CLK_STS	32	Current clock status
1E000048	PAD_UART1_GPI O0_CFG	32	PAD configuration of UART1 and GPIO0 groups
1E00004C	PAD_UART3_I2C_ CFG	32	PAD configuration of UART3 and I2C groups
1E000050	PAD_UART2_JTA G_CFG	32	PAD configuration of UART2 and JTAG groups
1E000054	PAD_PERST_WDT _CFG	32	PAD configuration of PICe RST and WDT RST groups
1E000058	PAD_RGMII2_MDI O_CFG	32	PAD configuration of RGMII2 and MDIO RST groups
1E00005C	PAD_SDXC_SPI_C FG	32	PAD configuration of SDXC and SPI RST groups
1E000060	GPIO_MODE	32	GPIO purpose selection
1E000068	MEMO1	32	Memory1
1E00006C	MEMO2	32	Memory2
1E000070	PAD_BOPT_ESWI NT_CFG	32	PAD configuration of Bonding OPT and ESW INT groups
1E000074	PAD_RGMII1_CFG	32	PAD configuration of RGMII1 group
1E000078	CPE_ROSC_SEL0	32
1E00007C	CPE_ROSC_SEL1	32

1E000080	CPU_CPE_CNT0	32	CPU CPE counter 0
1E000084	CPU_CPE_CNT1	32	CPU CPE counter 1
1E000088	CPU_CFG	32	CPU configuration
1E00008C	CPU_MEM_CFG	32	CPU memory delay, power down and sleep control
1E000090	FMTR_CFG0	32	Frequency meter configuration 0
1E000094	FMTR_CNT_MAX	32	Frequency meter count maximum
1E000098	FMTR_CNT_MIN	32	Frequency meter count minimum
1E00009C	FMTR_CNT_VAL	32	Frequency meter counter value

重要位：

SYSCFG：XTAL模式选择、DDR类型选择

SYSCFG1：Gigabit Port #1 mode选择、Gigabit Port #2 mode选择、Pcie mode选择

CLKCFG0：CPU时钟选择、分频、PCIE时钟源、外设时钟等

CLKCFG1：SDHC、AUX、PCIE0,1,2、ETH、UART1,2,3、SPI、I2C、I2S、NAND、GDMA等外设时钟控制

RSTCTL：上述模块及系统复位控制

PAD_UART1_GPIO0_CFG：串口1的GPIO电气属性配置

GPIO_MODE：部分IO的功能复用配置

定时器Timer

o 每个定时器都有独立的时钟。
o 每个定时器的独立中断。
o 两个通用定时器和一个看门狗定时器。看门狗计时器在超时时重置系统。
o 定时器模式

--周期模式（倒计数模式，会重装载）

在周期模式下，计时器从限制值倒计时至零。当计数为零时，会生成中断。达到零后，将限制值重新加载到计时器中，计时器再次倒计时。有限的零值禁用计时器。

--超时模式（倒计数模式，不会重装载）

在超时模式下，计时器从限制值倒计时至零。当计数为零时，会生成中断。在此模式下，当计时器达到零时，ENABLE位被重置，停止计数器。

--看门狗模式

在看门狗模式下，计时器从限制值倒计时至零。如果在计数为零之前未重新加载负载值或未禁用计时器，则芯片将复位。当这种情况发生时，芯片中的每个寄存器都被复位，除了系统控制块中RSTSTAT寄存器中的看门狗复位状态位WDRST；当它重新执行引导程序时，它保持设置为提醒固件超时事件。

寄存器

Address	Name	Widt h	Register Function
1E000100	TGLB_REG	32	RISC Global Control Register
1E000110	T0CTL_REG	32	RISC Timer 0 Control Register
1E000114	T0LMT_REG	32	RISC Timer 0 Limit Register
1E000118	T0_REG	32	RISC Timer 0 Register
1E000120	WDTCTL_REG	32	Watch Dog Timer Control Register
1E000124	WDTLMT_REG	32	Watch Dog Timer Limit Register
1E000128	WDT_REG	32	Watch Dog Timer Register
1E000130	T1CTL_REG	32	RISC Timer 1 Control Register
1E000134	T1LMT_REG	32	RISC Timer 1 Limit Register
1E000138	T1_REG	32	RISC Timer 1 Register

系统计时计数器

Address	Name	Width	Register Function
1E000500	STCK_CNT_CFG	32	MIPS Configuration
1E000504	CMP_CNT	32	MIPS Compare Sets the cutoff point for the free run counter (MIPS counter). If the free run counter equals the compare counter, then the timer circuit generates an interrupt. The interrupt remains active until the compare counter is written again.

1E000508	CNT	32	MIPS Counter The MIPS counter (free run counter) increases by 1 every 20 us (50 KHz). The counter continues to count until it reaches the value loaded into CMP_CNT.

串口（UART Lite）

        2针UART
        16550兼容寄存器集，除数锁存寄存器除外
        5-8个数据位
        1-2个停止位（5个数据位支持1或2个停止位）
        偶数、奇数、粘连或无奇偶校验
        所有标准波特率高达345600 b/s
        16字节接收缓冲器
        16字节传输缓冲器
        接收缓冲区阈值中断
        传输缓冲区阈值中断
        异步模式下的错误起始位检测
        内部诊断功能
        中断模拟
        用于通信链路故障隔离的环回控制

寄存器描述见手册

可编程I/O

        独立输入、输出和输入输出的参数化数量
        每个引脚的独立极性控制
        任何输入转换上的独立屏蔽边缘检测中断

I/O表

PAD Name	Function 0	Function 1	Function 2	Function 3	strap	pmux_group	GPIO
PAD_GPIO0	gpio (I/O)				0	gpio_psel[0]	0
PAD_RXD1	rxd1 (I)	gpio (I/O)				uartl_psel[0]	1
PAD_TXD1	txd1 (O)	gpio (I/O)			1	uartl_psel[0]	2
PAD_I2C_SD	i2c_sd (I/O)	gpio (I/O)				i2c_psel[0]	3
PAD_I2C_SCLK	i2c_sclk (I/O)	gpio (I/O)				i2c_psel[0]	4
PAD_RTS3_N	rts3_n (O)	gpio (I/O)	i2s_sdo (O)	spdif_tx (O)	2	uart3_psel[1:0]	5
PAD_CTS3_N	cts3_n (I)	gpio (I/O)	i2s_clk (I/O)	gpio (I/O)			6
PAD_TXD3	txd3 (O)	gpio (I/O)	i2s_ws (I/O)	gpio (I/O)			7
PAD_RXD3	rxd3 (I)	gpio (I/O)	i2s_sdi (I)	gpio (I/O)			8
PAD_RTS2_N	rts2_n (O)	gpio (I/O)	pcm_dtx (I/O)	gpio (I/O)	3	uart2_psel[1:0]	9
PAD_CTS2_N	cts2_n (I)	gpio (I/O)	pcm_drx (I)	gpio (I/O)			10
PAD_TXD2	txd2 (O)	gpio (I/O)	pcm_clk (O)	spdif_tx (O)	4		11
PAD_RXD2	rxd2 (I)	gpio (I/O)	pcm_fs (I/O)	gpio (I/O)			12
PAD_JTDO	jtdo (I/O)	gpio (I/O)				jtag_psel[0]	13
PAD_JTDI	jtdi (I)	gpio (I/O)					14
PAD_JTMS	jtms (I)	gpio (I/O)					15
PAD_JTCLK	jtclk (I)	gpio (I/O)					16
PAD_JTRST_N	jtrst_n (I)	gpio (I/O)					17
PAD_WDT_RST_N	wdt_rst_n (I/O)	gpio (I/O)	ref_clk0_out (O)			wdt_psel[1:0]	18
PAD_PERST_N	perst_n (O)	gpio (I/O)	ref_clk0_out (O)		5	perst_psel[1:0]	19

PAD_MDIO	mdio (I/O)	gpio (I/O)	gpio (I/O)		mdio_psel[1:0]	20
PAD_MDC	mdc (O)	gpio (I/O)	ref_clk0_out (O)	6	mdio_psel[1:0]	21
PAD_G1_TXD0	g1_txd[0] (I/O)	gpio (I/O)			rgmii1_psel[0]	49
PAD_G1_TXD1	g1_txd[1] (I/O)	gpio (I/O)				50
PAD_G1_TXD2	g1_txd[2] (I/O)	gpio (I/O)				51
PAD_G1_TXD3	g1_txd[3] (I/O)	gpio (I/O)				52
PAD_G1_TXEN	g1_txen (I/O)	gpio (I/O)				53
PAD_G1_TXC	g1_txc (I/O)	gpio (I/O)				54
PAD_G1_RXD0	g1_rxd[0] (I/O)	gpio (I/O)				55
PAD_G1_RXD1	g1_rxd[1] (I/O)	gpio (I/O)				56
PAD_G1_RXD2	g1_rxd[2] (I/O)	gpio (I/O)				57
PAD_G1_RXD3	g1_rxd[3] (I/O)	gpio (I/O)				58
PAD_G1_RXDV	g1_rxdv (I/O)	gpio (I/O)				59
PAD_G1_RXC	g1_rxc (I/O)	gpio (I/O)				60
PAD_G2_TXD0	g2_txd[0] (I/O)	gpio (I/O)			rgmii2_psel[0]	22
PAD_G2_TXD1	g2_txd[1] (I/O)	gpio (I/O)				23
PAD_G2_TXD2	g2_txd[2] (I/O)	gpio (I/O)				24
PAD_G2_TXD3	g2_txd[3] (I/O)	gpio (I/O)				25
PAD_G2_TXEN	g2_txen (I/O)	gpio (I/O)				26
PAD_G2_TXC	g2_txc (I/O)	gpio (I/O)				27
PAD_G2_RXD0	g2_rxd[0] (I/O)	gpio (I/O)				28
PAD_G2_RXD1	g2_rxd[1] (I/O)	gpio (I/O)				29
PAD_G2_RXD2	g2_rxd[2] (I/O)	gpio (I/O)				30
PAD_G2_RXD3	g2_rxd[3] (I/O)	gpio (I/O)				31
PAD_G2_RXDV	g2_rxdv (I/O)	gpio (I/O)				32
PAD_G2_RXC	g2_rxc (I/O)	gpio (I/O)				33
PAD_SPI_CS0_N	spi_cs0 (I/O)	gpio (I/O)	nd_cs_n (O)	7	spi_psel[1:0]	34
PAD_SPI_CS1_N	spi_cs1 (I/O)	gpio (I/O)	nd_we_n (O)	8		35
PAD_SPI_SCLK	spi_clk (I/O)	gpio (I/O)	nd_re_n (O)	9		36
PAD_SPI_MISO	spi_miso (I/O)	gpio (I/O)	nd_d[4] (I/O)			37
PAD_SPI_MOSI	spi_mosi (I/O)	gpio (I/O)	nd_d[5] (I/O)			38
PAD_SPI_WP_N	spi_wp (I/O)	gpio (I/O)	nd_d[6] (I/O)			39
PAD_SPI_HOLD_N	spi_hold (I/O)	gpio (I/O)	nd_d[7] (I/O)			40
PAD_SD_WP	sd_wp (I)	gpio (I/O)	nd_wp (O)		sd_psel[1:0]	41
PAD_SD_CLK	sd_clk (I/O)	gpio (I/O)	nd_rb_n (I)			42
PAD_SD_CD	sd_cd (I)	gpio (I/O)	nd_cle (O)			43
PAD_SD_CMD	sd_cmd (I/O)	gpio (I/O)	nd_ale (O)			44
PAD_SD_D0	sd_data[0] (I/O)	gpio (I/O)	nd_d[0] (I/O)			45
PAD_SD_D1	sd_data[1] (I/O)	gpio (I/O)	nd_d[1] (I/O)			46
PAD_SD_D2	sd_data[2] (I/O)	gpio (I/O)	nd_d[2] (I/O)			47
PAD_SD_D3	sd_data[3] (I/O)	gpio (I/O)	nd_d[3] (I/O)			48
PAD_ESW_INT	esw_int(I)	gpio (I/O)			esw_psel[0]	61

寄存器列表

			These registers are used to enable the condition of rising edge triggered interrupt.
1E000654	GINT_REDGE_1	32	GPIO32 to GPIO63 rising edge interrupt enable register These registers are used to enable the condition of rising edge triggered interrupt.

1E000658	GINT_REDGE_2	32	GPIO64 to GPIO95 rising edge interrupt enable register These registers are used to enable the condition of rising edge triggered interrupt.

1E000660	GINT_FEDGE_0	32	GPIO0 to GPIO31 falling edge interrupt enable register These registers are used to enable the condition of falling edge triggered interrupt.

1E000664	GINT_FEDGE_1	32	GPIO32 to GPIO63 falling edge interrupt enable register These registers are used to enable the condition for falling edge triggered interrupt.

1E000668	GINT_FEDGE_2	32	GPIO64 to GPIO95 falling edge interrupt enable register These registers are used to enable the condition of falling edge triggered interrupt.

1E000670	GINT_HLVL_0	32	GPIO0 to GPIO31 high level interrupt enable register These registers are used to enable the condition of high level triggered interrupt. The bit in this register and the corresponded bit in GINT_LLVL_0 cannot be set to 1 at the same time.

1E000674	GINT_HLVL_1	32	GPIO32 to GPIO63 high level interrupt enable register These registers are used to enable the condition of high level triggered interrupt. The bit in this register and the corresponded bit in GINT_LLVL_1 cannot be set to 1 at the same time.

1E000678	GINT_HLVL_2	32	GPIO64 to GPIO95 high level interrupt enable register These registers are used to enable the condition of high level triggered interrupt. The bit in this register and the corresponded bit in GINT_LLVL_2 cannot be set to 1 at the same time.

1E000680	GINT_LLVL_0	32	GPIO0 to GPIO31 low level interrupt enable register These registers are used to enable the condition of low level triggered interrupt. The bit in this register and the corresponded bit in GINT_HLVL_0 cannot be set to 1 at the same time.

1E000684	GINT_LLVL_1	32	GPIO32 to GPIO63 low level interrupt enable register These registers are used to enable the condition of low level triggered interrupt. The bit in this register and the corresponded bit in GINT_HLVL_1 cannot be set to 1 at the same time.

1E000688	GINT_LLVL_2	32	GPIO64 to GPIO95 low level interrupt enable register These registers are used to enable the condition of low level triggered interrupt. The bit in this register and the corresponded bit in GINT_HLVL_2 cannot be set to 1 at the same time.

1E000690	GINT_STAT_0	32	GPIO0 to GPIO31 interrupt status register These registers are used to record the GPIO current interrupt status.

1E000694	GINT_STAT_1	32	GPIO32 to GPIO63 interrupt status register These registers are used to record the GPIO current interrupt status.

1E000698	GINT_STAT_2	32	GPIO64 to GPIO95 interrupt status register These registers are used to record the GPIO current interrupt status.

1E0006A0	GINT_EDGE_0	32	GPIO0 to GPIO31 edge status register These registers are used to record the GPIO current interrupt's edge status. These registers are useful only in edge triggered interrupt.

1E0006A4	GINT_EDGE_1	32	GPIO32 to GPIO63 edge status register These registers are used to record the GPIO current interrupt's edge status. These registers are useful only in edge triggered interrupt.

1E0006A8	GINT_EDGE_2	32	GPIO64 to GPIO95 edge status register These registers are used to record the GPIO current interrupt's edge status. These registers are useful only in edge triggered interrupt.

I2C控制器

        可编程I2C总线时钟速率
        支持同步集成电路间（I2C）串行协议
        双向数据传输
        可编程地址宽度高达8位
        顺序字节读写能力
        可传输设备地址和数据地址，用于设备、页面和地址选择
        支持标准模式和快速模式

寄存器

Address	Name	Widt h	Register Function
1E000908	SM0CFG0	32	SERIAL INTERFACE MASTER 0 CONFIG 0 REGISTER
1E000910	SM0DOUT	32	SERIAL INTERFACE MASTER 0 DATAOUT REGISTER
1E000914	SM0DIN	32	SERIAL INTERFACE MASTER 0 DATAIN REGISTER
1E000918	SM0ST	32	SERIAL INTERFACE MASTER 0 STATUS REGISTER
1E00091C	SM0AUTO	32	SERIAL INTERFACE MASTER 0 AUTO-MODE REGISTER
1E000920	SM0CFG1	32	SERIAL INTERFACE MASTER 0 CONFIG 1 REGISTER
1E000928	SM0CFG2	32	SERIAL INTERFACE MASTER 0 CONFIG 2 REGISTER
1E000940	SM0CTL0	32	Serial interface master 0 control 0 register
1E000944	SM0CTL1	32	Serial interface master 0 control 1 register
1E000950	SM0D0	32	Serial interface master 0 data 0 register
1E000954	SM0D1	32	Serial interface master 0 data 1 register
1E00095C	PINTEN	32	Peripheral interrupt enable register
1E000960	PINTST	32	Peripheral interrupt status register
1E000964	PINTCL	32	Peripheral interrupt clear register

NAND Flash 接口控制器

        能够进行4/6/8纠错的ECC（BCH码）加速。（带ECC引擎）
        可编程页面大小和备用大小
        可编程FDM数据大小和受保护的FDM数据尺寸。
        通过APB总线进行字/字节访问。
        用于大规模数据传输的DMA。
        锁存敏感中断，用于指示读取、编程和擦除操作的就绪状态。
        可编程等待状态、命令/地址设置和保持时间、读取启用保持时间和写入启用恢复时间。

寄存器列表见手册

NFI ECC Controller

        ECC（BCH码）加速能够在一个完整的或小于8192（<8192位）的ECC编码块大小中进行4位校正
        支持NFI模式下的8位数据输入和DMA/PIO模式下的32位数据输入，工作频率为122.88MHz。
        支持编码器和解码器分别在DMA和PIO模式下工作，并支持自动纠错。

寄存器列表见手册

PCM控制器

PCM电路保留了两个时钟源。（来自内部时钟发生器INT_PCM_CLK和EXT_PCM_CLK）

PCM模块可以将时钟输出（带N分频器）驱动到外部编解码器。

最多4个通道PCM可用。可配置4至128个插槽。

每个通道都支持a-law（8位）/u-law（8比特）/raw PCM（8比特和16比特）传输。

在设计中实现了a-law<->raw-16和u-law<->raw-16的硬件转换器。

支持长（8周期）/短（1周期）/可配置（间隔可配置，用于模拟I2S接口）FSYNC。

数据和FSYNC可以通过时钟的上升/下降来驱动和采样。

DTX的最后一位可以配置为下降沿上的三态。

每个槽的开始可由每个通道上的10位寄存器配置。

每个通道都有32字节的FIFO

PCM接口可以模拟I2S接口（仅支持16位数据宽度）。

MSB/LSB顺序可配置。

支持a-law/u-law（8位）线性PCM（16位）和线性PCM（16-bit）a-law/u-law（8位）

在该设计中划分了两个时钟域。PCM转换器（u-law<=>raw-16-bit和a-law<=>raw16位）在PCM中实现。FIFO的阈值是可配置的。当达到阈值时，PCM（a）触发DMA接口以通知外部DMA引擎传输数据，并且（b）触发对主机的中断。

中断源包括：

        已达到阈值。
        FIFO运行不足或超限。
        在DMA接口检测到故障。

A-law和u-law转换器基于ITU-G实现。711 A-law和u-law表。在此设计中，支持A-law/u-law（8位）线性PCM（16位）和线性PCM（16-位）A-law/u-law（8-位）

从编解码器到PCM控制器的数据流（Rx流）如下所示：

PCM控制器在指示的时隙锁存来自DRX的数据，然后将其写入FIFO。如果FIFO已满，数据将丢失。

当Rx FIFO达到阈值时，可以采取两个动作：
当DMA_ENA＝1时，DMA_REQ被断言以请求突发传输。GDMA断言DMA_END后，它重新检查FIFO阈值。（应在启用通道之前配置GDMA。）
断言中断源以通知主机。主机可以检查RFIFO_AVAIL信息，然后从FIFO取回数据。

从PCM控制器到编解码器的数据流（Tx流）如下所示。配置GDMA后，软件应配置并启用PCM通道。空FIFO的行为如下。
当DMA_ENA＝1时，DMA_REQ被触发以请求突发传输。然后，它在GDMA断言DMA_END之后重新检查FIFO阈值（突发完成）。
中断源被断言以通知主机。主机将数据写入Tx FIFO。之后，HOST重新检查TFIFO_EMPTY信息，然后写入更多数据（如果可用）。
注：当DMA_ENA=1时，GDMA的突发大小应小于阈值。

寄存器列表

Address	Name	Widt h	Register Function
1E002000	GLB_CFG	32	Global Config
1E002004	PCM_CFG	32	PCM configuration
1E002008	INT_STATUS	32	Interrupt status
1E00200C	INT_EN	32	Interrupt enable
1E002010	CHA0_FF_STATU S	32	Channel A0(represents channel 0) FIFO status
1E002014	CHB0_FF_STATU S	32	Channel B0(represents channel 1) FIFO status
1E002020	CHA0_CFG	32	Channel A0(represents channel 0) Config
1E002024	CHB0_CFG	32	Channel B0(represents channel 1) Config
1E002030	FSYNC_CFG	32	FSYNC config
1E002034	CHA0_CFG2	32	Channel A0(represents channel 0) Config
1E002038	CHB0_CFG2	32	Channel B0(represents channel 1) Config
1E002040	IP_INFO	32	IP version info
1E002044	RSV_REG16	32	SPARE REG 16 bits
1E002050	DIVCOMP_CFG	32	Dividor Compensation part config
1E002054	DIVINT_CFG	32	Dividor Integer part config
1E002060	DIGDELAY_CFG	32	Digital delay config
1E002080	CH0_FIFO	32	Channel 0 FIFO access point
1E002084	CH1_FIFO	32	Channel 1 FIFO access point
1E002088	CH2_FIFO	32	Channel 2 FIFO access point
1E00208C	CH3_FIFO	32	Channel 3 FIFO access point
1E002110	CHA0_FF_STATU S	32	Channel A1(represents channel 3) FIFO status
1E002114	CHB1_FF_STATU S	32	Channel B1(represents channel 4) FIFO status
1E002120	CHA1_CFG	32	Channel A1(represents channel 3) Config
1E002124	CHB1_CFG	32	Channel B1(represents channel 1) Config
1E002134	CHA1_CFG2	32	Channel A1(represents channel 3) Config
1E002138	CHB1_CFG2	32	Channel B1(represents channel 4) Config

通用DMA控制器

        支持16个DMA信道
        支持32位地址。
        最大65535字节传输
        可编程DMA突发大小（1、2、4、8、16双字突发）
        支持存储器到存储器、存储器到外围设备、外围设备到存储器、外围设备至外围设备的传输。
        支持连续模式。
        支持将目标传输计数划分为1到256段
        支持将不同频道组合成一个链。
        可编程硬件通道优先级。
        每个通道的中断。

DMA通道对应外设

Channel number	Peripheral
0	Reserved
1	Reserved
2	I2S Controller (TXDMA)
3	I2S Controller (RXDMA)
4	PCM Controller (RDMA, channel-0)
5	PCM Controller (RDMA, channel-1)
6	PCM Controller (TDMA, channel-0)
7	PCM Controller (TDMA, channel-1)
8	PCM Controller (RDMA, channel-2)
9	PCM Controller (RDMA, channel-3)
10	PCM Controller (TDMA, channel-2)
11	PCM Controller (TDMA, channel-3)
12	SPI Controller (RXDMA)
13	SPI Controller (TXDMA)
8 to 15	Reserved

寄存器列表见手册

SPI控制器

        最多支持2个SPI主操作
        可编程时钟极性
        可编程接口时钟速率
        可编程位排序
        固件控制的SPI启用
        可编程有效载荷（地址+数据）长度
        支持1/2/4多IO SPI闪存
        支持命令/用户模式操作
        支持SPI直接访问
        对于大于128 Mb的内存大小，将可寻址范围从24位扩展到32位。

寄存器列表

Address	Name	Widt h	Register Function
1E000B00	SPI_TRANS	32	SPI transaction control/status register
1E000B04	SPI_OP_ADDR	32	SPI opcode/address register
1E000B08	SPI_DIDO_0	32	SPI DI/DO data #0 register
1E000B0C	SPI_DIDO_1	32	SPI DI/DO data #1 register
1E000B10	SPI_DIDO_2	32	SPI DI/DO data #2 register
1E000B14	SPI_DIDO_3	32	SPI DI/DO data #3 register
1E000B18	SPI_DIDO_4	32	SPI DI/DO data #4 register
1E000B1C	SPI_DIDO_5	32	SPI DI/DO data #5 register
1E000B20	SPI_DIDO_6	32	SPI DI/DO data #6 register
1E000B24	SPI_DIDO_7	32	SPI DI/DO data #7 register
1E000B28	SPI_MASTER	32	SPI master mode register
1E000B2C	SPI_MORE_BUF	32	SPI more buf control register
1E000B30	SPI_QUEUE_CTL	32	SPI flash queue control register
1E000B34	SPI_STATUS	32	SPI controller status register
1E000B38	SPI_CS_POLAR	32	SPI chip select polarity
1E000B3C	SPI_SPACE	32	SPI flash space control register

I2S控制器

        I2S发射器/接收器，可配置为主或从。
        支持16位数据，采样率为8 kHz、16 kHz、22.05 kHz、44.1 kHz和48 kHz
        支持立体声音频数据传输。
        32字节FIFO可用于数据传输。
        支持GDMA访问
        支持来自外部源的12 Mhz位时钟（当处于从属模式时）

I2S接口由两个独立的核心组成，一个发射机和一个接收机。两者都可以在主模式或从模式下操作。变送器仅在主模式或从模式下显示。
I2S数据格式的I2S信号时序

串行数据首先以MSB的2补码传输。发射机总是在WS改变后一个时钟周期发送下一个字的MSB。发射机发送的串行数据可以与时钟信号的后沿（高到低）或前沿（低到高）同步。然而，串行数据必须在串行时钟信号的前沿锁存到接收器中，因此在传输与前沿同步的数据时存在一些限制。

字选择线指示正在传输的信道：
WS=0；通道1（左）
WS=1；通道2（右）

WS可以在串行时钟的后缘或前缘发生变化，但不需要对称。在从机中，该信号被锁存在时钟信号的前沿。WS线在发送MSB之前改变一个时钟周期。这允许从发射机导出将被设置用于传输的串行数据的同步定时。此外，它使接收器能够存储上一个字并清除下一个字的输入。

寄存器列表

Address	Name	Width	Register Function
1E000A00	I2S_CFG	32	I2S Configuration I2S Tx/Rx Configuration Register
1E000A04	INT_STATUS	32	Interrupt Status I2S Interrupt Status
1E000A08	INT_EN	32	Interrupt Enable I2S Interrupt Enable Control Register
1E000A0C	FF_STATUS	32	FIFO Status I2S Tx/Rx FIFO Status
1E000A10	TX_FIFO_WREG	32	Transmit FIFO Write to Register Tx Write Data Buffer
1E000A14	RX_FIFO_RREG	32	Receive FIFO Read Register DRAM PAD CONTROL 3
1E000A18	I2S_CFG1	32	I2S Configuration 1 I2S Loopback Test Control Register
1E000A20	DIVCOMP_CFG	32	Integer Part of the Dividor Register 1 Integer Part of the Dividor Register
1E000A28	DIVINT_CFG	32	Integer Part of the Dividor Register 2 Integer Part of the Dividor Register

SPDIF TX

见手册

内存控制器

        1 SDRAM/DDR2（16 b）芯片选择
        每个芯片选择128MB（SDRAM）/128 MB（DDR1）/256 MB（DDR2）
        SDRAM传输因早期活跃和隐藏预充电而重叠
        使用SDRAM初始化命令
        每个SDRAM芯片选择4个存储块
        SDRAM突发长度：4（固定）
        DDR2突发长度：4/8（可编程）
        Wrap-4传输
        块原始列和原始块列地址映射

寄存器列表见手册

RBUS矩阵和QoS仲裁器

        8信道QoS仲裁器
        每个代理的可配置带宽和延迟
        可以为RR、BW RR、固定优先级和QoS Arb编程QoS分类器

外部MC仲裁

模拟宏控制

主要跟一些模拟单元，PLL，dram size等相关

总结：MT7621的手册描述非常简陋，只能做一个简易了解。

缩写表：

AC		Access Category
ACK		Acknowledge/ Acknowledgement
ACL		Access Control List
ACPR		Adjacent Channel Power Ratio
AD/DA		Analog to Digital/Digital to Analog converter
ADC		Analog-to-Digital Converter
AES		Advanced Encryption Standard
AFC		Automatic Frequency Calibration
AGC		Auto Gain Control
AIFS		Arbitration Inter-Frame Space
AIFSN		Arbitration Inter-Frame Spacing Number
ALC		Automatic Level Control
A-MPDU		Aggregate MAC Protocol Data Unit
A-MSDU		Aggregation of MAC Service Data Units
AP		Access Point
ASIC		Application-Specific Integrated Circuit
ASME		American Society of Mechanical Engineers
ASYNC		Asynchronous
BA		Block Acknowledgement
BAC		Block Acknowledgement Control
BAR		Base Address Register
BBP		Baseband Processor
BGSEL		Band Gap Select
BIST		Built-In Self-Test
BSC		Basic Spacing between Centers
BJT		Bipolar Junction Transistor
BSSID		Basic Service Set Identifier
BW		Bandwidth
CAS		Column Address Strobe
CCA		Clear Channel Assessment
CCK		Complementary Code Keying
CCMP		Counter Mode with Cipher Block Chaining Message Authentication Code Protocol
CCX		Cisco Compatible Extensions
CF-END		Control Frame End
CF-ACK		Control Frame Acknowledgement
CLK		Clock
CPU		Central Processing Unit
CRC		Cyclic Redundancy Check
CSR		Control Status Register
CTS		Clear to Send
CW		Contention Window
CWmax		Maximum Contention Window
CWmin		Minimum Contention Window
DAC		Digital-To-Analog Converter
DCF		Distributed Coordination Function
DDONE		DMA Done
DDR		Double Data Rate
DFT		Discrete Fourier Transform
DIFS		DCF Inter-Frame Space
DMA		Direct Memory Access
DQ		DRAM Data
DQS		Data Strobe
DSCP		Differentiated Services Code Point
DSP		Digital Signal Processor
DW		DWORD
EAP		Expert Antenna Processor
ED		Energy Detection
EDCA		Enhanced Distributed Channel Access
EECS		EEPROM chip select
EEDI		EEPROM data input
EEDO		EEPROM data output
EEPROM		Electrically Erasable Programmable Read-Only Memory
eFUSE		electrical Fuse
EESK		EEPROM source clock
EIFS		Extended Inter-Frame Space
EIV		Extend Initialization Vector
EVM		Error Vector Magnitude
FDS		Frequency Domain Spreading
FEM		Front-End Module
FEQ		Frequency Equalization
FIFO		First In First Out
FSM		Finite-State Machine
GDM		GTP Director Module
GEM		GPON Encapsulation Method
GF		Green Field
GND		Ground
GP		General Purpose
GPO		General Purpose Output
GPON		Gigabit Passive Optical Network
GPIO		General Purpose Input/Output
GPRS		General Packet Radio Service
GTP		GPRS Tunneling Protocol
HCCA		HCF Controlled Channel Access
HCF		Hybrid Coordination Function
HT		High Throughput
HTC		High Throughput Control
I		In phase
ICV		Integrity Check Value
IFS		Inter-Frame Space
iNIC		Intelligent Network Interface Card
IV		Initialization Vector
I2C		Inter-Integrated Circuit
I2S		Integrated Inter-Chip Sound
GPO		General Purpose Output
GPON		Gigabit Passive Optical Network
GPIO		General Purpose Input/Output
GPRS		General Packet Radio Service
GTP		GPRS Tunneling Protocol
HCCA		HCF Controlled Channel Access
HCF		Hybrid Coordination Function
HT		High Throughput
HTC		High Throughput Control
I		In phase
ICV		Integrity Check Value
IFS		Inter-Frame Space
iNIC		Intelligent Network Interface Card
IV		Initialization Vector
I2C		Inter-Integrated Circuit
I2S		Integrated Inter-Chip Sound
I/O		Input/Output
IPI		Idle Power Indicator
IQ		In phase/Quadrature phase
JEDEC		Joint Electron Devices Engineering Council
JTAG		Joint Test Action Group
kbps		kilo (1000) bits per second
KB		Kilo (1024) Bytes
LCP		Linear Complementarity Problem
LDO		Low-Dropout Regulator
LDODIG		LDO for DIGital part output voltage
LED		Light-Emitting Diode
LTSSM		Link Training and Status State Machine
LNA		Low Noise Amplifier
LO		Local Oscillator
L-SIG		Legacy Signal Field
MAC		Medium Access Control
MCU		Microcontroller Unit
MCS		Modulation and Coding Scheme
MDC		Management Data Clock
MDIO		Management Data Input/Output
MEM		Memory
MFB		MCS Feedback
MFS		MFB Sequence
MIC		Message Integrity Code
MIMO		Multiple-Input Multiple-Output
MLD		Multicast Listener Discovery
MLNA		Monolithic Low Noise Amplifier
MM		Mixed Mode
MOSFET		Metal Oxide Semiconductor Field Effect Transistor
MPDU		MAC Protocol Data Units
MSB		Most Significant Bit
NAV		Network Allocation Vector
NAS		Network-Attached Server
NAT		Network Address Translation
NDP		Null Data Packet
NVM		Non-Volatile Memory
OCP		Open Core Protocol
ODT		On-die Termination
Oen		Output Enable
OFDM		Orthogonal Frequency-Division Multiplexing
OoS		Out-of-Service
OSC		Open Sound Control
PA		Power Amplifier
PAPE		Provider Authentication Policy Extension
PBC		Push Button Configuration
PBF		Packet Buffer
PCB		Printed Circuit Board
PCF		Point Coordination Function
PCM		Pulse-Code Modulation
PD		Preamble Detection
PFD		Phase-Frequency Detector
PHY		Physical Layer
PIFS		PCF Interframe Space
PLCP		Physical Layer Convergence Protocol
PLL		Phase-Locked Loop
PME		Physical Medium Entities
PMU		Power Management Unit
PN		Packet Number
PPLL		Programmable PLL
PROM		Programmable Read-Only Memory
PSDU		Physical layer Service Data Unit
PSI		Power supply Strength Indication
PSM		Power Save Mode
PTN		Packet Transport Network
QoS		Quality of Service
Q		Quadrature
R2P		Rbus to Pbus
RDG		Reverse Direction Grant
RAM		Random Access Memory
RC		Root Complex
RF		Radio Frequency
RGMII		Reduced Gigabit Media Independent Interface
RH		Relative Humidity
RoHS		Restriction on Hazardous Substances
ROM		Read-Only Memory
ROS		Rx Offset
RSSI		Received Signal Strength Indication
RTS		Request to Send
RvMII		Reverse Media Independent Interface
Rx		Receive
RXD		Received Data
RXINFO		Receive Information
RXWI		Receive Wireless Information
S		Stream
SDHC		Secure Digital High Capacity
SDIO		Secure Digital Input Output
SDRAM		Synchronous Dynamic Random Access Memory
SEC		Security
SGI		Short Guard Interval
SIFS		Short Inter-Frame Space
SoC		System-on-a-Chip
SPI		Serial Peripheral Interface
SRAM		Static Random Access Memory
SSCG		Spread Spectrum Clock Generator
STBC		Space–Time Block Code
SW		Switch Regulator
TA		Transmitter Address
TBTT		Target Beacon Transmission Time
TDLS		Tunnel Direct Link Setup
TKIP		Temporal Key Integrity Protocol
TOS		Tx Offset
TRSW		Tx/Rx Switch
TSF		Timing Synchronization Function
TSSI		Transmit Signal Strength Indication
Tx		Transmit
TxBF		Transmit Beamforming
TXD		Transmitted Data
TXDAC		Transmit Digital-Analog Converter
TXINFO		Transmit Information
TXOP		Opportunity to Transmit
TXWI		Tx Wireless Information
UART		Universal Asynchronous Rx/ Tx
USB		Universal Serial Bus
UTIF		Universal Test Interface
VGA		Variable Gain Amplifier
VCO		Voltage Controlled Oscillator
VIH		High Level Input Voltage
VIL		Low Level Input Voltage
VoIP		Voice over IP
VPID		Virtual Path Identifier
WCID		Wireless Client Identification
WEP		Wired Equivalent
WI		Wireless Information
WIV		Wireless Information Valid
WMM		Wi-Fi Multimedia
WPA		Wi-Fi Protected Access
WPDMA		Wireless Polarization Division Multiple Access
WS		Word Select