在 Verilog 语言中，initial 语句用于在仿真开始时执行一次性初始化操作。它是顺序执行的，用来描述在仿真启动时立即运行的代码块，通常用于赋初值、生成波形或控制信号行为。
语法
initial begin // 语句1 // 语句2 ...
end
特点
-
只执行一次：
initial块在仿真启动时执行，仅执行一次。- 多个
initial块会并行执行。
-
顺序执行：
begin...end块中的语句按顺序依次执行。
-
仿真专用：
initial块通常用于仿真环境，不能综合到硬件电路中。
-
典型应用：
- 初始化寄存器或信号。
- 生成仿真测试激励（testbench）。
- 打印调试信息。
示例 1：初始化信号
`timescale 1ns/1ns
module example();reg clk;
reg rst; initial begin clk = 0; rst = 1; #10 rst = 0; // 在仿真10个时间单位后释放复位 endend endmodule
解释：
- 在仿真开始时，
clk被初始化为 0，rst初始化为 1。 #10表示延迟 10 个时间单位后将rst置为 0。
示例 2：生成时钟信号
`timescale 1ns/1nsmodule clk_gen();reg clk;initial beginclk = 0;forever #5clk = ~clk; // 每5个时间单位翻转一次
endend endmodule
解释：
- 在仿真启动时，
clk被初始化为 0。 forever循环表示每 5 个时间单位翻转clk，生成周期性时钟信号。
示例 3：打印调试信息
`timescale 1ns/1nsmodule test(); initial begin $display("Simulation started"); #100 $display("Simulation ended"); $stop;
endend endmodule
解释：
$display在仿真时打印信息，帮助调试。- 仿真运行 100 个时间单位后打印 “Simulation ended” 并停止仿真。
与 always 的区别
| 特性 | initial | always |
|---|---|---|
| 执行次数 | 只执行一次 | 无限循环执行 |
| 应用场景 | 信号初始化、仿真激励 | 设计逻辑描述（如时钟驱动） |
| 综合到硬件 | 不能综合（仅用于仿真） | 可以综合到硬件 |
| 常用关键字 | begin...end 表示顺序执行 | @(posedge clk) 表示在时钟上升沿触发 |
总结
initial块是 Verilog 仿真中初始化信号或生成激励的重要部分。- 适用于设置初值、生成时序波形或打印仿真信息。
- 它只在仿真环境中执行一次，无法用于实际硬件综合设计。
