【PCIE体系结构六】TLP路由

news/2025/3/20 20:55:23/

👉个人主页:highman110

👉作者简介:一名硬件工程师,持续学习,不断记录,保持思考,输出干货内容 

参考书籍:PCI_Express体系结构导读

目录

 TLP路由

 地址路由

 ID路由

 隐式路由


 TLP路由

        在一个有switch或多端口RC的多endpoint PICE总线拓扑中,TLP在传输时必然会遇到路径选择问题,这个路径选择就叫路由。PCIE总线定义了三种TLP路由方法:基于地址(address Routing)的路由、基于ID的路由(ID Routing,即BDF Routing,Bus Number + Device Number + Function Number)和隐式路由(Implicitly Routing)。

        PCIE设备根据TLP的类型(TLP Header的Format和Type字段)来进行路由方式的选择:

TLP type

路由方式

存储器读写、IO读写(传统PCI设备用)

address Routing

配置读写、Vender_defined Messages、CPl、CPlD

ID Routing

Message报文:包括INTx Interrupt Signaling、Power Management Messages、Error Signal Messages等

Implicitly Routing

        一般情况下,Message都是使用隐式路由(Implicitly Routing)的,但是也有PCIe设备厂商自定义的Message会使用地址路由或者ID路由。可能有的人要有疑惑了,既然Message可以使用地址路由或者ID路由,为什么还要单独搞出来一个模糊路由呢?原因很简单,使用模糊路由可以广播Message到每一个设备,采用其他的路由方式必须明确指定是哪一个设备。

 地址路由

        前面我们介绍了PCIE设备的配置空间内容,这里面就包含了TLP路由的地址信息。基于地址的路由很好理解,TLP报文中包含了目的地址信息,当Endpoint或switch接收到采用地址路由的TLP时,其会根据该TLP Header中的地址信息和自己的配置空间中的BAR寄存器来判断这个TLP是自己的还是我下游设备的。

        地址信息包含在TLP头中,对于Memory read或Memory write请求来说,32bit的地址使用3DW的Header,64bit的地址使用4DW的Header。而IO请求则只能使用32bit的地址,即只能使用3DW的Header,如下图:

        当一个Switch上游端口收到一个Memory Read或者Memory Write TLP,它首先把TLP Header中的地址跟它自己Configuration当中的所有BAR寄存器比较,如果TLP Header当中的地址落在这些BAR的地址空间,那么它就认为该TLP是发给它的,于是接收该TLP(这个过程与Endpoint的处理方式一样);如果不是,则看这个地址是否落在其下游设备的地址范围内(是否在Memory Base和Memory Limit之间,switch上游端口的这两个寄存器存放的是与其连接的下游所有设备的地址空间),如果是,说明该TLP是发给它下游设备的,因此它要完成路由转发;如果地址不落在下游设备的地方范围内,说明该TLP不是发给它下游设备的,则不接受该TLP,如下图所示:

 

        那在switch内部,上游端口接收TLP后,再如何到达下游对应的某个设备呢?其实switch的每个端口都对应一个虚拟的PCI to PCI桥,上游的PCI桥通过PCI总线连接下游的PCI桥,每个PCI桥都有其配置空间,当桥P1收到TLP后,判断了此TLP目的地址在其下游设备地址空间范围内,它就将此报文发送到PCI BUS1上,下游的PCI桥都会收到此TLP,然后每个桥都判断目的地址是否在其所连接设备的地址空间内,如果在则接收报文并发给下游设备,如果不在则忽略此TLP。如下图TLP1到达EP1的路径:

 

        前面描述的是从上游到下游的TLP转发,那从下游到上游又怎么走呢?比如上图中的EP2发起了一个访问存储器的请求,TLP2是如何走到RC的?TLP2首先到达P3桥,P3桥的base和limit肯定不包含TLP2中的目的地址,P3桥将TLP2发送到PCI BUS1。

        这里需要注意的是,“TLP从上游端口向下游端口传递”和“TLP从下游端口向上游端口传递”的桥片处理机制有所不同。从上游向下游传时,如果桥片的配置寄存器base和limit包含TLP的目的地址时,桥片将接收TLP,否则不接收;而从下游到上游传时,如果桥片的配置寄存器base和limit不包含TLP的目的地址时,桥片将接收TLP,并将其推送到桥片上游PCI总线。

        TLP2到达总线PCI BUS1时,P2桥片会检查TLP2是不是自己的(相对P2桥来说,此时的TLP2方向是上游到下游),P1桥片也会检查TLP2是不是自己的(相对P3桥来说,此时的TLP2方向是下游到上游),P1桥片发现配置寄存器base和limit不包含TLP2的目的地址,则将其转发到上游PCI BUS0总线,也就到了RC。

        另外上图中的EP2访问EP1的TLP3就不多说了,机制和上面描述的一样。

 ID路由

        在一个PCIe拓扑结构中,由ID=Bus Number+Device Number+Function Number(BDF)能唯一找到某个设备的某个功能。这种按设备ID号来寻址的方式叫作ID路由。配置读写、Vender_defined Messages、CPl、CPlD 这几种TLP按ID路由寻址。

        使用ID路由的TLP如下图,其TLP Header中含有BDF信息:

        还是把这张图贴在这里:

 

        若RC要访问到EP1的配置空间,配置空间的请求都是使用ID路由的,所以RC需要使用type1的配置请求TLP(此TLP的bus number为2,EP1挂在PCI bus2上),报文到达P-P1虚拟桥时,它会检查此TLP的bus number是否为1,若为1则表示该TLP访问的目标设备在PCI bus1总线上,此时P-P1桥将会把type1的TLP转化为type0的TLP,然后推送到PCI bus1上,并访问其下设备(注意type0的TLP是不能穿越PCI桥的,所以它只能访问到P-P2或P-P3,那这个两个桥怎么接收type0的TLP呢?这里是虚拟的PCI桥,当要访问桥的时候,可以认为桥不是桥了,这个桥就是PCI agent设备,PCI是共享总线的传输方式,PCI总线上挂了多个PCI agent设备,每个设备都有一个独立的IDSEL#信号与P-P1地址总线相连,PCI总线根据IDSEL#与地址总线的连接关系来决定相应设备的device number)。这里扯远了点,回到RC发出的TLP的bus number为2这个前提,P-P1桥则会发现此bus number(2)在其secondary bus number(1)和subordinate bus number(3)之间,P-P1桥将直接透传此type1的TLP到PCI bus 1上,然后P-P2检查到bus number为2则知道此TLP是给自己下挂的EP的,就将此type1 TLP转化为type0 TLP(bus number和device number字段就不需要了,全部填1,因为一个switch端口只连接一个EP,保留function number和register偏移地址),再转发到EP1,由EP1处理此TLP。

 隐式路由

        只有Message TLP才支持隐式路由。在PCIe总线中,有许多消息是直接发给RC或来自RC的广播报文,因此没有必要明明白白地指定地址或者ID,这种路由方式称为隐式路由。也有使用地址路由和ID路由的Message TLP,但是多数是使用隐式路由,这些消息报文包括:中断请求、错误状态处理、锁定总线事务、热插拔信号处理、vendor defined message等。

Message TLP的Header总是4DW:

Type字段,低3位,由rrr表示,指明该Message的路由方式,具体如下图所示:

        当一个Endpoint收到一个Message TLP,检查TLP Header,如果是RC的广播Message(011b)或者该Message终结于它(100b),它就接受该Message。当一个Switch收到一个Message TLP,检查TLP Header,如果是RC的广播Message(011b),则往它每个下游端口复制该Message然后转发。如果该Message终结于它(100b),则接受该TLP。如果下游端口收到发给RC的Message,则往上游端口转发。

        OK,TLP路由介绍暂时到这,更详细的内容有面有机会再展开。

 

 

 

 


http://www.ppmy.cn/news/695361.html

相关文章

【PCIe】非常适合初学的pcie博客(PCIe知识整理)

非常适合初学的pcie博客: PCIE扫盲(第一阶段):http://blog.chinaaet.com/justlxy/p/5100053251 PCIe简介:http://blog.chinaaet.com/justlxy/p/5100053066 这一章主要介绍PCIe的由来,在2001年的时候被提出…

pcie 总线

以下内容来自——韦东山驱动大全 cpu 对外设的访问方式 ram-like 接口设备访问 在嵌入式开发中,最容易访问的外设是什么?内存。 我们在写程序时,对变量的赋值、取值操作,实际上做了对内存进行读写,通过地址就可以对…

PCIe接口二,三事

PCIe接口二,三事 结构互连通道硬件协议物理层数据传输数据链路层事务层 结构 从概念上讲,PCIe总线是旧 PCI/PCI-X 总线的高速串行替代品。 PCIe总线和旧PCI之间的主要区别之一是总线拓扑结构。 PCI 使用共享并行总线架构,其中PCI主机和所有…

铠侠推出全新BG6系列消费级固态硬盘,引领PCIe®4.0高性价比主流

东京-铠侠株式会社今天宣布其PCIe4.0固态硬盘(SSD)产品线新增加铠侠BG6系列,这是公司推出的首款采用全新第六代BiCS FLASH™ 3D闪存(1)的产品,其性能几乎是前一代产品的1.7倍(2)。功能强大、紧凑型铠侠BG6系列消费级固态硬盘的设计…

PCIE详细介绍

原文链接:https://www.cnblogs.com/szhb-5251/p/11619294.html 【PCIE-1】—Pcie基本概念普及(扫盲篇–巨适合新手) PCIE由早期得PCI扩展衍生而来并且对兼容PCI,两者得主要区别在于并行到串行得切换,且速率更快。目前…

PCIe扫盲系列博文连载目录

转载自 http://blog.chinaaet.com/justlxy PCIe扫盲系列博文连载目录篇(第一阶段) 1、前言篇:PCIe扫盲——PCIe简介:http://blog.chinaaet.com/justlxy/p/5100053066 2、PCIe扫盲——PCI总线基本概念:http://blog.ch…

PCIe总线初识

PCIe总线 一、PCIe总线与PCI总线的区别 PCIe总线与PCI最大的区别在工作原理上,PCIe是采用点到点的串行方式进行传输的,被称为“串行PCI”,由于采用了串行方式传输使得其工作频率可以达到2.5Ghz,大大增加了传输速率,同…

PCIe扫盲——PCIe简介

转载地址:http://blog.chinaaet.com/justlxy/p/5100053066 PCI-Express是继ISA和PCI总线之后的第三代I/O总线,即3GIO。 由Intel在2001年的IDF上提出,由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为“PCI-Express”。它…