电源完整性概述

电源完整性（PI）是指电源波形的质量，研究的是电源分配网络（Power Distribution Network，简称PDN），并从系统供电网络综合考虑，消除或者减弱噪声对电源的影响。电源完整性的设计目标是把电源噪声控制在一个很小的容差范围内（如<+/-2.5%），实时响应负载对电流的快速变化，从而为芯片提供干净稳定的电压，以及为其他信号提供低阻抗的回流路径。总之，良好的PDN设计能够使系统运行地更稳定。

随着芯片的门电路数量的增加、翻转速率的增高，电源完整性的设计，面临着非常大的挑战。主要表现在以下两个个方面：

芯片功耗不断增大、电源电流不断的提升：大型的CPU、FPGA、AI芯片的内核电压，最大电流甚至超过100A。
芯片工艺提升，导致电源电压不断降低：内核电源的电压从之前的1.2V降低到1.0V、0.9V、0.8V甚至更低的0.75V。

PDN可以说是一个系统中最复杂的互连结构，它包含从供电芯片（VRM）到负载芯片（IC）的互联网络及其上的所有器件（电容、Package电容、VRM和Chip）。

从另一方面也可以说系统中的所有元件都直接或间接地被连接到电源网络上。这就使得电源完整性设计不在是一个单纯的芯片供电问题，而是影响系统性能的重要因素。电源完整性（PI）设计需要满足三大目标：

为芯片提供稳定的供电；
为信号提供低阻抗、低噪声的参考回路。随着速率的提高一些接口必须进行SI－PI协调仿真分析，才能sign-off。
避免EMI辐射，电源噪声也是重要的EMI辐射源，设计不好会产生EMI问题。

电源的分类

IO电源为芯片间的接口信号传输提供电荷，而Core电源为芯片内部处理器指令的执行提供电荷。两种电源的设计都会对信号的传输产生影响，在研究PDN系统时我们不能将其同信号的传输过程孤立开来，必须结合信号传输的过程来分析PDN系统的作用。

IO和内核两种电源之间的区别我们可以简单的这样理解：对于IO电路其驱动器和接受器分别在两个芯片上（如下图所示），其信号通过PCB布线进行连接，此时PCB板上的PDN系统（IO电源）的作用不仅为驱动电路和接收电路供电，而且还作为驱动器和接受器之间信号传输的返回路径。由于驱动和接收位于不同的芯片上，封装电感的存在会让PDN的作用更加明显。

对于内核电路其驱动电路和接收电路均在一个芯片内部，由于尺寸很小、寄生电感也很小。芯片外部PCB上的内核电源供电的作用主要就是为驱动器和接收器提供稳定的供电，即使作为信号的返回路径，由于尺寸太小也几乎没有体现传输线效应对内核电路的数据传输并不会产生太大影响。

但另一方面，处理器的内核一般工作频率都会比较高，因此电源问题往往会更加棘手：

IO电源问题只是影响到信号质量，这些都是我们能够通过仿真预测或测试仪器进行测量，而内核的电源问题往往会影响处理器指令的执行导致芯片工作异常，定位问题的手段就不如IO信号那么多了。
内核电源的电流往往非常大，一些大算力的AI芯片、FPGA、CPU等，内核电源动不动就需几十A上百A的电流，这就需要PDN的阻抗作的非常低、对电源噪声的需求提出了更高的要求。
内核电源的电流具有很大的不确定性，对于一个处理器芯片它采用的算法不同、应用场景不同，都可能导致其电流特性不同。如何设计PDN保障所有场景的稳定工作是一个非常大的挑战。

电源传输中的问题

对于core电源由于驱动和接收都在芯片内部我们研究的手段有限，因此这里以IO电源为例来看电源传输过程中都会引起哪些问题。

下图给出了一个由反相器构成的驱动器经由互连线路到接收器的简化电路，以此为例可以说明IO电源在信号传输过程中所起到的作用。Vdd和Gnd作为电源地平面连接了驱动器和接收器的电源供给。栅极连接点称为输入节点，漏极连接点称为输出节点。输出节点连接到下一级晶体管电路的输入节点上。输出高电平时驱动器上管导通，电源平面通过上管和传输线对接收器栅极电容器进行充电；驱动器输出低电平时驱动器下管导通由接收器的栅极电容通过传输线和驱动器下管向地平面进行放电。IO电路必须连接到供电电路上(如 VDD 与 GND 终端)，以便能对集成电路的电容器节点进行充电和放电。由此可以看出信号的传输过程和PDN系统密切相关，并不仅仅依靠驱动器和接收器之间的互连线，需要不停的从电源平面获得电荷并向地平面释放电荷。而无论是从电源平面获得电流还是向地平面释放电流都会反过来在电源地平面（PDN系统上）产生电压波动，同时PDN系统上的电源波动也会影响信号的传输过程。

供电电源输出需要通过PDN网络和用电IC建立连接关系。而PDN网络通常都会有不同程度的电阻、电感特性，使得流过PDN网络的电流在 IC 的Vdd和Gnd端会表现出DC压降和AC时变电压波动问题。这对芯片中的晶体管电路的正常工作都是有害的，当供电电压过高时可能导致晶体管的损坏，而供电电压降低又会使芯片的工作频率降低性能下降，为保证芯片正常工作每个芯片都会对供电电压的波动范围有一个要求。所以，必须在供电电源和 IC 间建立一个合适的 PDN网络，严格控制住供电电压，使得在要求的时间区间内能够为晶体管提供足够的电流。晶体管的Vdd和Gnd端之间的电压波动可以引起晶体管的如下问题：

IC 供电端之间电压的降低将减慢或阻止晶体管切换状态，使芯片的工作频率降低。
IC 供电端之间电压的增大将导致对芯片内部电路的破坏，引发可靠性问题。
泄漏到静态晶体管中的电压波动和来自临近信号线的串扰将使传输路径远端的静态晶体管电路产生错误的开关切换。
当多个晶体管同时开关时会导致芯片瞬间用电量增大从而使在电源、地管脚上产生电源/地弹，导致电源噪声增大。此时的噪声也称为同时开关噪声(SSN)。
SSN会导致驱动器输出波形退化，对于数据信号可能导致信号时序裕量的减小，对于时钟信号可能导致信号边沿不单调从而引起时序容限错误。

从上面对于电源配送过程中的问题描述，我们可以把这些问题归结为两个方面：一方面就是电源噪声、IR Drop对芯片正常工作的影响，怎样设计PDN使其满足用电芯片的电源指标要求；另一方面是PDN网络给信号完整性带来哪些影响，怎么样来消除或者减小这种影响。实际上这两个方面是相互关联的，一个低噪声的PDN设计必然不会由于PDN产生严重的信号质量问题；而由一个噪声非常大的电源供电的接口，信号的性能也肯定会受到一定影响。为了更加清晰阐述PDN设计的方法，我们还是将这两个方面分开进行讨论。

电源噪声的控制

我们来看怎样控制电源的噪声。电源噪声的来源主要有几个方面：

供电电源本身的噪声；
用电芯片IO电路翻转所产生的电源噪声；
其它信号、大噪声电源的噪声耦合。

系统电源通常电压比较高，一般有-48V、12V等不同的电压，这些电源一般噪声比较大需要经过DC-DC变换器转换为IC器件工作需要的低压电源，为系统中所有器件提供正常工作所需要的电流。通常一些大电流供电需要都是使用开关电源供电。开关电源本身会有自己的开关频率、前级的电源噪声也会影响到开关电源的输出。控制电源芯片的噪声输出需要设计好电源芯片的输入和输出滤波电路以及电源本身的反馈环路。

用电芯片的IO翻转需要从其供电电源获得电荷，IO翻转的上升下降时间、以及同时翻转的IO数量决定了IC对电流需求的频谱和大小。满足用电芯片的电流需求如果光靠电源地平面对来提供是远远不够的，需要不同频率特性的电容器逐级的传递电流。电源地平面电容非常小能够提供IO翻转所需要的高频电流，高频的陶瓷电容为电源地平面提供电荷，中频电容为高频电容提供电荷，低频的储能电容为中频电容提供电荷就这样逐级的完成从电源芯片到用电芯片之间的电荷输送。电容在完成电荷输送的过程实际也是在进行电源的滤波。如果这一电荷配送的网络设计的不好，那就是导致IO翻转所需的电流得不到满足，就会导致IO翻转产生的电源噪声泄露到电源地平面上，同时电源噪声也会反映在相应的IO buffer输出信号上产生信号完整性问题。

前两个方面的噪声控制主要是采不同频段的电容进行滤波。实际的电容器由于寄生电感、电阻等效益，使其具有一定的作用频率。因此，电容的滤波范围会有高频、中频、低频之分。另一方面，电容器和IO电路的距离决定了供给电荷所需的时间，这个时间由介质中的光速决定，它是将电荷从电容器传送到晶体管所需的最小时间。因为时间延迟的倒数是频率，所以电容器和晶体管的距离决定了电容器向晶体管传送电荷的频率。而电容本身具有频率特性只在其自谐振频率附近才有很低的阻抗能够起到较好的滤波效果，这样就不难理解越是高频的电容越应该布局在距离IO电路近的位置，一些pf级的滤波电容往往需要布局在芯片的封装内部甚至die上；中频电容可以放置的稍远一些布局在PCB板上芯片周围的位置；低频电源的布局位置影响已经不是很大。

对于来自于其它信号、电源的噪声耦合主要通过控制不同电源之间以及电源和信号之间的隔离度来实现。本章的最后会给出电源设计的要点会包含着部分内容。

PDN设计对信号完整性的影响

下面再来看一下PDN网络对信号完整性方面的影响。由上面对驱动器和接收器之间信号传输过程的分析可知，PDN网络的性能不仅关系到为芯片提供满足要求的稳定的电源供电而且与高速信号的信号完整性也有着密不可分的关系。而且随着高速数字系统中信号速率的提高，PDN网络的作用变得越来越重要。PDN上的电源噪声会通过供电电压的波动在晶体管输出信号时产生噪声、也会通过信号线和PDN之间的耦合直接耦合到信号线上，同样高速信号翻转产生的噪声通过PDN耦合到其它敏感电路引起抖动、噪声容限减小。

信号在传输过程中的电流路径不仅和信号路径有关，其返回电流是通过电源或者地平面回流到驱动器的。而PDN系统的性能关系到信号传输的返回路径，因此PI和Sl是不可分割的。以往在做低速信号的仿真分析时往往是把SI、PI分开考虑，即把信号路径和返回路径分开考虑。当然如果能够分别把信号路径和PDN网络的性能设计到最优也是能够最大程度的保证系统的性能。但是这样的仿真分析实际上没有考虑到SI和PI之间的相互作用，在对一些高速接口进行分析时很可能得到过于乐观的结果而导致系统设计的失败。在进行高速接口的SI分析时我们始终要保持对信号参考平面以及为该接口供电的PDN系统的警惕，不能简单地假设电源绝对处于稳定状念。下图给出了理想电源地情况和非理想电源地情况下提取的信号S参数的对比。粗线为非理想电源地情况下的插入损耗和反射参数，细线为理想电源地情况下的插入损耗和反射参数，不难看出与理想电源地情况相比非理想电源地情况下无论是插损还是反射都要大很多，而且这种差距越到高频体现的越明显。