在数字电路设计的学习与实践中，Verilog 语言作为硬件描述的有力工具，被广泛应用于各类电路设计场景。今天，我们将深入探讨如何运用 Verilog 实现多路复用显示驱动的设计与测试，这不仅能加深对 Verilog 语言的理解，还能提升数字电路设计的实践能力。
一、实验目的
本次实验旨在回顾多路复用显示驱动电路的功能，通过 Verilog 语言实现各个模块的逻辑功能，学会在顶层模块中调用子模块，并掌握利用波形图分析实验结果的方法。这一系列目标的达成，有助于我们系统地掌握数字电路设计中从理论到实践的关键环节，为后续更复杂的电路设计打下坚实基础。
二、实验环境与工具
本次实验主要借助以下工具：
- Modelsim：作为强大的电路仿真软件，它能够对设计的电路进行功能验证和波形分析，帮助我们在实际硬件搭建前发现并解决潜在问题。
- Notepad++：一款便捷的文本编辑器，为编写 Verilog 代码提供了良好的环境，支持语法高亮和代码编辑辅助功能，提高编程效率。
- 笔记本电脑：作为运行 Modelsim 和 Notepad++ 的硬件平台，为整个实验提供计算和存储资源。
三、实验步骤详解
（一）理解实验所需模块功能
本次实验主要涉及以下几个关键模块功能：
- 两位计数器：利用时钟脉冲信号实现两位计数器的功能，为后续模块提供计数结果。
- 数码管动态驱动ÿ
