初始化、训练和校准

引言

当一个带有DRAM子系统的设备上电时，DRAM达到可操作状态之前会发生一系列事件。以下是根据JEDEC规范中的状态机所显示的DRAM从上电到可操作状态所经历的各种状态。

这可不是我们平时就一句Training阶段就能概述。

本质上，初始化过程包括四个不同的阶段：

• 1. 上电和初始化
• 2. ZQ校准
• 3. Vref DQ校准
• 4. 读写训练（也称为内存训练或初始校准）

本文的内容就按照这个流程来展开一一聊聊，有些地方，为了讲清楚，有点啰嗦，请海涵。

为了更好地理解以下部分，我们假设您有一个如下所示的系统——带有1个DIMM模块的ASIC/FPGA/处理器。