如第3章第20题所述，可测试性设计（Design for Testability, DFT）是创建具有商业价值的产品时需要考虑的一个非常重要的问题。为了实现DFT功能，使设计能够检测制造缺陷，需要在设计中添加额外的测试电路，而这些额外的测试电路通常在逻辑综合过程中插入。

如果这些测试电路在后期阶段（例如布局布线阶段之后）才添加，而不是在逻辑综合阶段插入，那么整个物理设计过程可能会受到影响。这是因为测试电路需要额外的硅片面积和时序预算。此外，DFT电路的配置还会对时钟结构和芯片/模块的I/O规划产生影响。因此，测试电路应尽可能早地在芯片实现过程中添加。

测试电路插入过程中涉及的一些细节包括：替换为可扫描的触发器、划分扫描链、连接扫描链、构建内置自测试（Built-In Self-Test, BIST）、构建存储器BIST、分析故障覆盖率以及生成测试模式。