DisplayPort-DP接口知识

https://glenwing.github.io/docs/DP-1.2.pdf

DP接口(DisplayPort)是一种图像显示接口，它不仅可以支持全高清显示分辨率(1920×1080)，还能支持4k分辨率(3840×2160)，以及最新的8k分辨率(7680×4320)。DP接口不仅传输率高，而且可靠稳定，其接口传输的信号由传输图像的数据通道信号以及传输图像相关的状态、控制信息的辅助通道信号组成，具体包含DisplayPort数据传输主要通道(Main Link)、辅助通道(AUX Channel)与连接(Link Training)。

在视频和音频内容通过DP link发送并显示在显示屏上之前，在DP source和sink（可能还有分支装置）之间已经进行了大量通信。

DP主数据Link中的多媒体内容传输与数据link的类似程度高于DVI或HDMI。另外连接之前的握手也比纯插件要复杂得多。

显示接口的概述

主链路：主链路是单向的、高带宽、低延迟的信道，用于传输同步数据流，如未压缩的视频和音频。

辅助通道(AUX CH)：辅助通道是半双工，双向通道，用于链路管理和设备控制。

热插拔检测(HPD)信号线：HPD信号也可以作为接收设备的中断请求。

此外，DP连接器为盒到盒连接有一个电源引脚为本地设备供电。

AUX Channel-辅助通道

DP设有专用总线，即AUX Channel，用于source和sink之间的握手。因为source是过程的控制装置，它为sink提出请求。sink与source进行通信的唯一途径是在热插拔检测（HPD）信号中发出一个脉冲。

因为AUX Channel是source / sink通信的关键部分，所以理解握手过程的核心在于记录AUX Channel通信。AUX Channel Monitor工具是所有DP协议相关工程师和设计师必须配备的设备。

辅助通道(AUX Channel)作为DP接口中一条独立的双向传输辅助通道，采用交流耦合差分传输方式，是一条双向半双工传输通道，单一方向速率仅1Mbit/s左右，用来传输设定与控制指令。 As is the case with Main-Link, the clock is extracted from the data stream.

AUX(Auxiliary)的用途包括读取扩展显示识别数据(EDID)，以确保DP信号的正确传输；读取显示器所支持的DP接口的信息，如主要通道的数量和DP信号的传输速率；进行各种显示组态暂存器的设定；读取显示器状态暂存器。

接收(sink)设备可以切换HPD信号来提示源设备启动一个AUX请求事务来读取DPCD链接/接收状态寄存器位，包括IRQ_HPD向量寄存器位。

因此，只有先保证AUX的信号正确才能使DP接口的信号正确传输，而不同DP协议的液晶模组对AUX输出信号的幅值有不同的要求。目前，在液晶模组检测设备对液晶模组进行检测时，针对不同DP协议的液晶模组，需要设计各种AUX输出幅值相匹配的液晶模组测试装置，明显提高了液晶模组的测试成本。

DPCD :DisplayPort Configuration Data

DP source和sink之间的信息传送通过对sink上的DisplayPort配置数据（DPCD）寄存器进行读写来实现。

通过读取DPCD中的特定寄存器，source将知晓sink的性能。在建立数据link，即link训练期间，source对DPCD进行写操作，以指明目标link的配置，另外sink也将各个link训练阶段的结果写到此处。

在数十个DPCD寄存器中调用每个位的详细含义非常具有挑战性。因此，对于DP调试程序的生产率来说重要的是，所用工具能够轻松地根据VESA DP技术规范等标准的常用术语解析AUX读写操作中的DPCD内容。

EDID

扩展显示标识数据（EDID）是一个结构化数据块，定义了DP接收装置的性能。它定义了构造、型号名称、屏幕尺寸和颜色格式。在连接到sink之后，source首先要执行的操作之一就是读取sink的EDID数据。

对DP source和sink之间的通信起到重要作用的是EDID定义了sink以及sink支持的视频模式的原始分辨率。在选择将要发送给sink的内容的格式时，该数据是source的基础。分辨率、所用视频模式、颜色格式、音频格式等。

通过改变测试sink的EDID，工程师可以轻松验证sink的灵活性。易于使用的EDID编辑器可向用户说明各个比特位，是另外一种非常重要且节省时间的工具。

NOTE:

DisplayPort Configuration Data (DPCD) in the Sink device describes the DPRX’s capability, just as EDID describes the stream sink’s capability. Link and Stream Policy Makers manage the link and stream, respectively. Details (state machine, firmware, or system software) are implementation-specific

主Link配置

根据source需要发送给sink的内容以及从EDID和DPCD读取来的sink性能，source可确定发送内容的格式以及用于传输的数据link配置。一个良好设计的source将尝试优化link的使用，以达到将功耗降至最低等目的。因此其目标是使用尽可能少的信道和尽可能低的电压摆动。

在link训练期间，source使用其首选配置启动实际训练过程，在link建立之前通过迭代法对其进行改变。一旦link建立，source便可开始发送内容本身。

用户可以在AUX Channel Monitor的帮助下评估通信记录，进而验证link培训过程是如何执行的。此外，工具的易用性将有助于工程师保持注意力集中。因为一对具有多流功能的source和sink之间的link训练过程可包含上百个读写操作，诸如突出显示数据以便于阅读、过滤数据以专注于基础数据等功能至关重要。

通过改变sink或source的性能因素，工程师可以验证其DUT sink或DUTsource是否按预期工作。VESA定义的Link Compliance Test中的各种测试事实上可验证sink或source是否按实现良好互操作性所需的方式进行工作。一个良好的工具允许编辑和保存性能数据，供以后使用。

The Main-Link consists of one, two, or four AC-coupled, doubly terminated differential pairs (called lanes). AC-coupling facilitates the silicon process migration because the DPTX and DPRX may have different common mode voltages. Four link rates are supported – 8.1, 5.4, 2.7, and 1.62Gbps/lane. All enabled lanes shall operate at the same link rate. The link rate is decoupled from the pixel rate. The pixel rate is regenerated from the link symbol clock using the time stamp values Mvid and Nvid. The DPTX and DPRX capabilities and the channel (or a cable) quality shall determine whether the link rate is set to 8.1, 5.4, 2.7, or 1.62Gbps/lane.

All lanes carry data. There is no dedicated clock channel. The clock is extracted from the data stream itself that is encoded with 8b/10b coding rule. (Channel coding is specified in ANSIINCITS230-1994, Clause11.)