AG256 CPLD是低成本CPLD。这种瞬时接通，非易失性CPLD系列针对通用和低密度逻辑。逻辑密度为256逻辑单元，采用LQFP-100封装。

低成本和低功耗CPLD
即时启动，非易失性标准兼容架构。
全局时钟网络中最多4个全局时钟线，可驱动整个器件。
提供可编程的快速传播延迟和时钟到输出时间。
UFM支持高达256 Kbits的非易失性存储。
支持3.3V，2.5V，1.8V和1.5V逻辑电平
可编程压摆率，驱动强度，总线保持，可编程上拉电阻，漏极开路输出，施密特触发器和可编程输入延迟。
内置JTAG及边界扫描测试（BST）电路投诉与IEEE标准。1149.1-1990
ISP电路符合IEEE标准。1532
3.3V，2.5V，1.8V，1.5V LVCMOS和LVTTL标准
仿真LVDS输出（LVDS_E_3R）
仿真RSDS输出（RSDS_E_3R）

中国国产FPGA领导者，欲知更多详情及开发资料，联系kh_hsiah@126.com ，
夏生：+86 135 1007 5296