数字钟的设计与制作
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。
从有利于学习的角度考虑，这里主要介绍以中小规模集成电路和PLD器件设计数字钟的方法。
1 数字钟的基本组成及工作原理
1.1数字钟的构成
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1.1所示为数字钟的一般构成框图。
图1.1 数字钟的组成框图
⑴晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
⑵分频器电路 分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。
⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。
⑷译码驱动电路 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
⑸数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。
１.２数字钟的工作原理
１）晶体振荡器电路
晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是通过CMOS非门构成的电路，如图1.2所示，从图上可以看出其结构非常简单。该电路广泛使用于各种需要频率稳定及准确的数字电路，如数字钟、电子计算机、数字通信电路等。
图1.2 CMOS晶体振荡器(仿真电路)
图1.2所示电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
２）分频器电路
通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Ｈz的振荡信号分频为1ＨZ的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。常用的2进制计数器有74HC393等。
３）时间计数单元
时间计数单元有时计数、分计数和秒计数等几个部分。
时计数单元一般为12进制计数器或24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。
一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。欲实现12进制和60进制计数还需进行计数模值转换。
4）译码驱动及显示单元
计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。
常用的7段译码显示驱动器有CD4511。
5）校时电源电路
当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
6）整点报时电路
一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。
2 数字钟的设计与制作
[例1] 试分别用中小规模集成电路设计并制作一数字钟，指标要求如下：
⑴时间以12小时为一个周期；
⑵显示时、分、秒；
⑶具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间‘
⑷计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；
⑸为了保证计时的稳定及准确须由晶体振荡器提供标准时间基准信号。
设计与制作步骤如下：
⑴根据要求，选择数字钟电路设计方案如图1.1所示。
⑵电路设计及元器件选择
①振荡电路与分频电路：根据要求，振荡电路应选择晶体振荡电路，前已述及。振荡电路可以由图1.2所示非门来实现。为使电路具有更高的Q值以提高振荡频率的稳定性，这里选择CMOS非门，从减小电路功耗的角度来考虑， 这也是一种较好的选择，因此，电路的其它部分也应尽量采用CMOS集成电路来实现。另外，若为适应低电压工作条件，还应考虑采用74HC系列（低压可达2V）的集成电路。
晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。
从有关手册中，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。
由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。
非门电路可选74HC00或74HC04等。
由于晶体振荡器输出频率为32768HZ，为了得到1HZ的秒信号输入， 需要对振荡器的输出信号进行15级2进制分频。
实际上，从尽量减少元器件数量的角度来考虑，这里可选多极２进制计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
CD4060计数为１４级２进制计数器，可以将32768Ｈz的信号分频为２Ｈz，其内部框图如图2.1所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。
图2.1 CD4046内部框图 图2.2 CD4040内部框图
CD4040计数器的计数模数为4096（），其逻辑框图如图2.2所示。如将32768Hz信号分频为1Hz，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频。
综上所述，可选择CD4060同时构成振荡电路和分频电路。照图2.1，在和
之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现15级2分频，即可得1Hz信号。
②时间计数电路：一般采用10进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74HC390，其内部逻辑框图如图2.3所示。该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。
图2.3 74HC390(1/2)内部逻辑框图
秒个位计数单元为10进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与1Hz秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。
秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为６进制计数器的电路连接方法如图2.4所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。
图2.4 10进制-6进制计数器转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。利用1片75HC390实现12进制计数功能的电路如图2.5所示。
另外，图2.5所示电路中，尚余－2进制计数单元，正好可作为分频器2Hz输出信号转化为1Hz信号之用。
图8.2.5 12进制计数器电路
③译码驱动及显示单元电路：选择CD4511作为显示译码电路；选择LED数码管作为显示单元电路。
④校时电路；根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图２.６所示即为用COMS与或非门实现的时或分校时电路，图中，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1Hz或2Hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。
图2.6 分或时校正电路(仿真电路)
如图2.6所示，当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。显然，这样的校时电路需要两个。
若门电路采用TTL型，则可省去电阻R1和R2。
与或非门可选74HC15，非门则可选74HC00或74HC04等。
图2.6所示校时电路存在开关抖动问题，使电路无法正常工作，因此实际使用时，须对开关的状态进行消除抖动处理。通常采用基本RS触发器构成开关消抖动电路，如图2.7所示即为带有该电路的校正电路，其中与非门可选为74HC00等。
另外，在对分进行校时时应不影响时计数器的现状态，即当分校时时，如果产生进位应该不影响时计数的计数或不产生进位作用，因此，可用分校时时RS触发器的0输出状态来封锁
图2.7 带有消抖动电路的校正电路(仿真电路)
进位输入信号。74HC51正好为3—3输入的与或非门，多出的输入端可作为封锁信号输入之用。
⑤整点报时电路：根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ 、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。
报时电路可选74HC30来构成。74HC30为8输入与非门。
选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，其较长引脚应与高电位相连。
与非门74HC30输出端应与蜂鸣器的负极相连，而蜂鸣器的正极则应与电源相连。
⑶根据上述设计思路，可画出实际电路图（或直接画仿真电路图，自行画出）。
⑷电路仿真调试 在完成电路的初步设计后，再对电路进行仿真调试，谜底是为了观察和测量电路的性能指标并调整部分元器件参数，从而达到各项指标的要求。
⑸PCB图设计与生成
①由仿真电路直接生成网络表；
②调用PROTEL—PCB，并进行元器件合理布局；
③调用网络表，并自动布线；
④PCB图的人工调整；
⑤打印输出。
PCB板一般由生产商根据图纸进行生产，电路设计者无须介入。
⑹电路焊接与装配
①元器件老化与抽样检测；
②元器件预处理；
③基于PCB板的元器件焊接与电路装配。
⑺实际电路测试与改进 选择测量仪表与仪器，对电路进行实际测量与调试，调整电路参数，并解决存在的问题或电路故障等。
3 数字钟的设计与制作任务书
课题 1 试用中小规模集成电路设计并制作一数字钟
要求如下：
⑴设计指标
① 时间以24小时为一个周期；
② 显示时、分、秒；
③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
④ 计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；
⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
⑵设计要求
① 画出电路原理图（或仿真电路图）；
② 元器件及参数选择；
③ 电路仿真与调试；
④ PCB文件生成与打印输出。
⑶制作要求 自行装配和调试，并能发现问题和解决问题。
⑷编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
⑸答辩 在规定的时间内，完成叙述并回答提问。
课题 2 试用CPLD器件设计并制作一数字钟
要求如下：
⑴设计指标
① 时间以24小时为一个周期；
② 显示时、分、秒；
③ 具有较时功能，可以分别对时及分进行单独较时，使其校正到标准时间；
④ 计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；
⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
⑵设计要求
① 画出电路原理图（或仿真电路图）；
② 元器件及参数选择；
③ CPLD器件逻辑设计与编程；
④ 电路仿真与调试；
⑤ PCB文件生成与打印输出。
⑶制作要求 自行装配和调试，并能发现问题和解决问题。
⑷编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
⑸答辩 在规定的时间内，完成叙述并回答提问。
