Xilinx GTX/GTH时钟篇(7系列)

news/2025/3/20 12:43:21/

Xilinx GTX/GTH时钟篇(7系列)
时钟选择是整个GTX使用的重点,通常调试出现问题很多原因都是出现在时钟方面。这个章节描述GTH时钟的重点内容。
GTH可以使用相邻QUAD的参考时钟,如下图所示QUAD2可以使用QUAD1和QUAD3的参考时钟。
在这里插入图片描述

一个QUAD的时钟系统如下图所示。

在这里插入图片描述

时钟的独立性:TX/RX的时钟独立,channel 时钟的独立,QUAD时钟的独立。
时钟的可选择性:TX/RX的时钟可选,channel 时钟的可选,QUAD时钟的可选。
CPLL通常用于低速率传输通常在3.125G以下,QPLL通常用于高速率传输,QPLL的时钟更加精确,原则是能用QPLL就不用CPLL。

时钟的选择以QPLL为例子
在这里插入图片描述
CPLLREFCLKSEL[2:0]/QPLLREFCLKSEL[2:0]
在这里插入图片描述
这里有一点需要注意的是:VIVADO2017.4 及其后续版本的VIVADO的软件中
如果你选择GTNORTHREFCLK0/ GTREFCLK0/ GTSOUTHREFCLK0
则GT中CPLLREFCLKSEL[2:0]/QPLLREFCLKSEL[2:0]的值等于“001”;
如果你选择GTNORTHREFCLK1/ GTREFCLK1/ GTSOUTHREFCLK1
则CPLLREFCLKSEL[2:0]/QPLLREFCLKSEL[2:0]的值等于“010”
也是就说在新版的VIVADO软件中CPLLREFCLKSEL[2:0]/QPLLREFCLKSEL[2:0]的值只区分参考时钟是“1”或者是“0”。总之按照实际的时钟路由选择相应的时钟即可

下面这张图是我自己整合了GTH中文档的多个时钟系统所画,描述时钟路由的具体选择,子时钟的产生以及使用。
在这里插入图片描述

接下来讲GTH用户时钟产生和分配
以TX为例子RX也类似
TXOUTCLK通常作为txusrclk2的时钟源
TXOUTCLKSEL :通常默认为3‘b010,选择 TXOUTCLKPMA作为时钟源,那么用户时钟和PMA的时钟就是同一个时钟域,并且是同源时钟。只有当TX BUFF被禁用时才选择3’b011 or 3’b100。

TXUSRCLK 与TXUSRCLK2必须时上升沿对齐,并且具备最小的偏斜。用low-skew的时钟资源如BUFG, BUFGs, BUFHs, andBUFRs等驱动TXUSRCLK 和TXUSRCLK2。
TXUSRCLK 与TXUSRCLK2必须同源。
第一种
the frequency of TXUSRCLK2 is equal to TXUSRCLK
在这里插入图片描述
第二种
the frequency of TXUSRCLK2 is equal to half of the frequency of TXUSRCLK

在这里插入图片描述
通常我们在使用GTH时都不关注这些内容,这些内容是生成GTH时的默认情况。我的一个项目中客户要求了GTH的动态配置(DRP)时,才深入的了解了这个知识点。


http://www.ppmy.cn/news/241866.html

相关文章

FPGA---7系列之IBERT_GTX内外环测试

一、概述 IBERT(集成误码率测试仪)是xilinx为7系列FPGA GTX收发器设计的,用于评估和监控GTX收发器。IBERT包括在FPGA逻辑中实现的模式生成器和检查器,以及对端口的访问和GTX收发器的动态重新配置端口属性,还包括通信逻…

Xilinx FPGA平台GTX简易使用教程(五)GTX收发测试及示例工程介绍

GTX IP配置完了,你不得搞个回环测试一番? 汇总篇: Xilinx FPGA平台GTX简易使用教程(汇总篇) 目录 前言 一、示例工程Example Design 1.1 gtx_support模块 1.1.1 gt_usrclk_source 1.1.2 gt_common 1.1.3 gt_com…

10g gtx 光纤通信测试_S03-H01 利用IBERT进行GTX信号眼图测试

软件版本:VIVADO2017.4 操作系统:WIN10 硬件平台: K7/A7系列开发板 米联客(MSXBO)论坛www.osrc.cn答疑解惑专栏开通,欢迎大家给我提供!!! 1.1概述 Vivado中提供了1种IBERT工具用于对Xilinx FPGA芯片的高速串行收发器进行板级硬件测试。通过IBERT我们可以获取误码率,观察眼…

android修改sdk支持adb录音

需求 为方便安卓设备测试,要支持adb命令录音 修改方法 内置tinycap和tinymix tinycap和tinymix 是tinyalsa下的可执行程序,源码在external\tinyalsa下 我们只需要在对应平台的device下的mk 内添加 PRODUCT_PACKAGES tinycap PRODUCT_PACKAGES tiny…

Xilinx FPGA GTX的DRP速率配置详解

目录 1 概述2 引用3 DRP的信号端口4 DRP的读写时序5 GTX的速率的配置关系5.1 CPLL模式的速率配置关系5.2 QPLL模式的速率配置关系 6 速率相关DRP寄存器地址设置7 典型协议的速率配置关系7.1 CPLL配置情况7.2 QPLL配置情况 8 GTX例程代码中的DRP位置9 相关文章 1 概述 本文用于…

Xilinx FPGA平台GTX简易使用教程(四)GTX IP核配置教程

干货来了,GTX核配置,搬砖全靠它~~ 汇总篇: Xilinx FPGA平台GTX简易使用教程(汇总篇) 目录 前言 一、GTX IP核配置界面 1.1第一页配置 1.2第二页配置 1.3第三页配置 1.4第四页配置 1.5第五页配置 1.6第六页配置…

Xilinx FPGA平台GTX简易使用教程(三)GTX复位与初始化

所有IP核没有正确工作,原因一半是时钟,一半是复位。 汇总篇: Xilinx FPGA平台GTX简易使用教程(汇总篇) 目录 前言 一、复位与初始化 二、复位模式 三、CPLL复位 四、QPLL复位 五、GTX TX初始化与复位 5.1 GTX TX…

Xilinx FPGA平台GTX简易使用教程(汇总篇)

GTX简易使用教程,先“知其然”,慢慢再研究“所以然”。 目录 一、GTX必备基础知识 二、时钟篇 三、复位与初始化 四、GTX IP核配置介绍 五、GTX收发测试 六、后记 一、GTX必备基础知识 虽说搬砖只需要会用IP就行,但是为了把砖搬好&a…