74HC595是8 位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。
特点：
1，8 位串行输入
2，8 位串行或并行输出
3，存储状态寄存器，三种状态
4，输出寄存器可以直接清除
5，100MHz 的移位频率
输出能力：
1，并行输出，总线驱动
2，串行输出；标准
3，中等规模集成电路
应用：
1，串行到并行的数据转换
2，Remote control holding register.
描述：
1，595 是告诉的硅结构的 CMOS 器件，
2，兼容低电压 TTL 电路，遵守 JEDEC 标准。
3，595 是具有 8 位移位寄存器和一个存储器，三态输出功能。
4，移位寄存器和存储器是分别的时钟。
5，数据在 SCHcp 的上升沿输入，在 STcp 的上升沿进入的存储寄存器中去。如果两个时钟 连在一起，则移位寄存器总是比存储寄存器早一个脉冲。
6，移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,和一个异步的低电平 复位，存储寄存器有一个并行 8 位的，具备三态的总线输出，当使能 OE 时（为低电 平），存储寄存器的数据输出到总线。
参考数据：
CPD 决定动态的能耗，
PD＝CPD×VCC×f1+∑(CL×VCC2×f0)
F1＝输入频率，CL＝输出电容 f0＝输出频率（MHz） Vcc=电源电压
引脚说明 ：
功能表：
H＝高电平状态 L＝低电平状态 ↑＝上升沿 ↓＝下降沿
Z＝高阻 NC＝无变化 ×＝无效
1，当 MR 为高电平，OE 为低电平时，数据在 SHCP 上升沿进入移位寄存器，在 STCP 上升沿 输出到并行端口。
74595 的数据端：
1，QA--QH: 八位并行输出端，可以直接控制数码管的 8 个段。
2，QH': 级联输出端。我将它接下一个 595 的 SI 端。
3，SI: 串行数据输入端
74595 的控制端说明：
1，/SCLR(10 脚): 低点平时将移位寄存器的数据清零。通常我将它接 Vcc。
2，SCK(11 脚)：上升沿时数据寄存器的数据移位。QA-->QB-->QC-->...-->QH；下
降沿移位寄存器数据不变。（脉冲宽度：5V 时，大于几十纳秒就行了。）
3，RCK(12 脚)：上升沿时移位寄存器的数据进入数据存储寄存器，下降沿时存储寄
存器数据不变。通常我将 RCK 置为低点平，当移位结束后，在 RCK 端产生一
个正脉冲（5V 时，大于几十纳秒就行了。我通常都选微秒级），更新显示数据。
4，/G(13 脚): 高电平时禁止输出（高阻态）。如果单片机的引脚不紧张，用一个引
脚控制它，可以方便地产生闪烁和熄灭效果。比通过数据端移位控制要省时省力。
注：
74164 和 74595 功能相仿，都是 8 位串行输入转并行输出移位寄存器。74164
的驱动电流(25mA)比 74595(35mA)的要小,14 脚封装，体积也小一些。
74595 的主要优点是具有数据存储寄存器，在移位的过程中，输出端的数据可以
保持不变。这在串行速度慢的场合很有用处，数码管没有闪烁感。
与 164 只有数据清零端相比，595 还多有输出端时能/禁止控制端，可以使输出为
高阻态。
74HC595 是具有 8 位移位寄存器和一个存储器，三态输出功能。 移位寄存
器和存储器是分别的时钟。数据在 SCHcp 的上升沿输入，在 STcp 的上升沿进入
的存储寄存器中去。如果两个时钟连在一起，则移位寄存器总是比存储寄存器早
一个脉冲。移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7’）,
和一个异步的低电平复位，存储寄存器有一个并行 8 位的，具备三态的总线输
出，当使能 OE 时（为低电平），存储寄存器的数据输出到总线。
程序说明：
1，每当 spi_shcp 上升沿到来时,spi_ds 引脚当前电平值在移位寄存器中左移 ,一位，在下一 个上升沿到来时移位寄存器中的所有位都会向左移一位，
2，同时 Q7'也会串行输出移位寄存器中高位的值，
3，这样连续进行 8 次，就可以把数组中每一个数（8 位的数）送到移位寄存器；
4，然后当 spi_stcp 上升沿到来时，移位寄存器的值将会被锁存到锁存器里， 并从 Q1~7 引脚输出
