最近在看产品数据手册，发现PLL这个名词出现的频率非常高，于是我上网查了一下。

百度百科是这样给的：

PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。

总结：其实，用通俗的语言来讲，PLL就是用来稳定高频时钟信号的。