1 SPI协议
SPI（Serial Peripheral interface）串行外围设备接口是同步全双工的通信总线，在芯片的管脚上只占用四根线。
1.1 物理层
SS/NSS/CS：从设备选择信号线（片选信号线）。由主设备控制，选择指定的从设备。
当主机要选择从设备时，把该从设备的SS信号线设置为低电平，该从设备即被选中，即片选有效，接着主机开始与被选中的从设备进行SPI通讯。所以SPI通讯以SS线置低电平为开始信号，以SS线被拉高作为结束信号。
SCK (Serial Clock)：时钟信号线。用于通讯数据同步，只能由主设备产生，两个设备之间通讯时，通讯速率受限于低速设备
MOSI（Master Output, Slave Input）：主设备输出/从设备输入引脚。该引脚在主模式下发送数据，在从模式下接收数据。
MISO（Master Input, Slave Output）：主设备输入/从设备输出引脚。该引脚在从模式下发送数据，在主模式下接收数据。
1.2 协议层
SPI总线内部结构：
结构抽象图：
在时钟信号控制下，主机将要发送的数据写到数据缓存区（Memory），缓存区经过8位移位寄存器shift register，串口移位寄存器通过MOSI信号线将数据一位一位的移到从机，从机将MISO接口收到的数据经过移位寄存器一位一位的移到数据缓存区（Memory）。同时从机也将自己移位寄存器数据通过MOSI发送给主机，两个移位寄存器数据完成交互，读写同时进行。
因此，SPI读写操作是同步完成的。如果只进行写操作，主机只需忽略接收到的字节；若主机要读取从机的一个字节，就必须发送一个空字节引发从机传输。
1.2.1 时钟极性与时钟相位
时钟极性CPOL：指SPI通讯设备处于空闲状态时，SCK信号线的电平信号(即SPI通讯开始前、 CS片选线为高电平时SCK的状态)。
CPOL = 0：SCK在空闲状态时为低电平
CPOL = 1：SCK在空闲状态时为高电平
时钟相位CPHA：指数据的采样的时刻
CPHA = 0：MOSI/MISO数据线上的信号将会在SCK时钟线的“奇数边沿”被采样（第一个跳变沿开始）
CPHA = 1：MOSI/MISO数据线上的信号将会在SCK时钟线的“偶数边沿”被采样（第二个跳变沿开始）
| SPI模式 | 时钟极性CPOL | 时钟相位CPHA | 空闲时SCK时钟 | 采样时刻 |
|---|---|---|---|---|
| 0 | 0 | 0 | 低电平 | 第一个边沿（奇） |
| 1 | 0 | 1 | 低电平 | 第二个边沿（偶） |
| 2 |
