pc-签字画板vue-esign的使用

news/2024/11/29 7:39:54/

使用的是vue-esign组件

  1. npm install vue-esign 首先下载组件
  2. 在main.js中引入vue-esign,并且挂载
  3. import { createApp } from 'vue';
    import App from './App.vue';
    const app = createApp(App);import vueEsign from 'vue-esign'
    app.use(vueEsign )

  •  页面使用(html-js)
<vue-esign ref="esign2" :width="800" :height="300" />
<el-button type="warning" @click="handleReset">清空画板</el-button>
<el-button  type="primary"  @click="handleGenerate">生成图片</el-button>
  • vue3的js中
  • let esign2 = ref()  //画布
    function handleReset() {//清空画布esign2.value.reset()
    }
    function handleGenerate() { //生成base64图片esign2.value.generate().then( res => {signInfo.value = res} )
    }

 


http://www.ppmy.cn/news/1086672.html

相关文章

近期写的dfs,bfs题目(比较基础的)

题一&#xff1a;离开中山路 - 洛谷 这道题就是bfs模板题&#xff0c;走迷宫&#xff0c;求两个点之间的最短距离 #include <iostream> #include <queue>using namespace std;typedef pair<int, int> PII; const int N 1010; int n; char g[N][N]; int x1…

三相并网整流控制器调试步骤

文章目录 一、 三相并网整流控制器调试步骤二、调试步骤1.精确采样----提高采样的时效性,减小相位误差。1.1 软件可通过使用DMA方式来实现:精确的交流采样控制,采样的延时会导致系统锁相后出现稳定的相位差,导致出现较大的直流分量,从而在并网控制时出现很大的恒定的无功电…

android studio 的 adb配置

首先在 Android Studio 中 打开 File -> Settings: 下载 “Google USB Driver” 这个插件 (真机调试的时候要用到), 并且记一下上面的SDK路径: 右键桌面上的 “我的电脑”, 点击 “高级系统设置”, 配置计算机的高级属性, 有两步: 添加一个新的环境变量 ANDROID_HOME, 变量…

Python+Requests+Pytest+Excel+Allure 接口自动化测试项目实战【框架之间的对比】

--------UnitTest框架和PyTest框架的简单认识对比与项目实战-------- 定义&#xff1a; Unittest是Python标准库中自带的单元测试框架&#xff0c;Unittest有时候也被称为PyUnit&#xff0c;就像JUnit是Java语言的标准单元测试框架一样&#xff0c;Unittest则是Python语言的标…

java之SpringBoot基础篇、前后端项目、MyBatisPlus、MySQL、vue、elementUi

文章目录 前言JC-1.快速上手SpringBootJC-1-1.SpringBoot入门程序制作&#xff08;一&#xff09;JC-1-2.SpringBoot入门程序制作&#xff08;二&#xff09;JC-1-3.SpringBoot入门程序制作&#xff08;三&#xff09;JC-1-4.SpringBoot入门程序制作&#xff08;四&#xff09;…

【Linux】文件缓冲区

目录 一、缓冲区图解二、自定义实现文件操作函数三、强制刷新内核缓冲区&#xff08;fsync&#xff09; 提到文件缓冲区这个概念我们好像并不陌生&#xff0c;但是我们对于这个概念好像又是模糊的存在脑海中&#xff0c;之间我们在介绍c语言文件操作已经简单的提过这个概念&…

15 验证差分时钟输入转单端

供给FPGA的时钟有单端时钟&#xff0c;也有差分时钟&#xff0c;当输入是差分时钟时&#xff0c;需要将差分时钟转换为单端时钟输出来作为FPGA的系统工作时钟。 本次使用锁相环来实现差分到单端时钟的转换。 FPGA代码实现如下&#xff1a; TOP层 timescale 1ns / 1ps // // …

window 常用基础命令

0、起步 0-1) 获取命令的参数指引 netstat /? 0-2) 关于两个斜杠&#xff1a; window 文件路径中使用反斜杠&#xff1a;\ linux 文件路径中使用&#xff1a;/ 1、开关机类指令 shutdown /s # 关机shutdown /r # 重启shutdown /l …